特許ウォッチ

公開番号2024168601
公報種別公開特許公報(A)
公開日2024-12-05
出願番号2023085426
出願日2023-05-24
発明の名称定電圧生成回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 3/24 20060101AFI20241128BHJP(制御;調整)
要約【課題】出力精度の高い定電圧生成回路を提供する。
【解決手段】定電圧生成回路1は、デプレッション型の第1トランジスタM1と、第2トランジスタM2(例えばエンハンスメント型)と、第1トランジスタM1のゲート・ソース間に接続される第1抵抗R1と、第2トランジスタM2に接続されて第1抵抗R1に流れる電流I(=Vgs1/R1)と同値の電流Iが流される第2抵抗R2と、を備える。定電圧生成回路1は、第2トランジスタM2の制御電極と第1主電極との間における電極間電圧Vgs2と第2抵抗R2の両端間電圧V(=Vgs1×(R2/R1))とが足し合わされた電圧又はこれに応じた電圧を出力電圧VOUTとして出力する。
【選択図】図3
特許請求の範囲【請求項１】
デプレッション型の第１トランジスタと、
第２トランジスタと、
前記第１トランジスタのゲート・ソース間に接続される第１抵抗と、
前記第２トランジスタに接続されて前記第１抵抗に流れる電流と同値の電流が流されるように構成された第２抵抗と、
を備え、
前記第２トランジスタの制御電極と第１主電極との間における電極間電圧と前記第２抵抗の両端間電圧が足し合わされた電圧又はこれに応じた電圧を出力電圧として出力する、定電圧生成回路。
続きを表示（約 1,500 文字）【請求項２】
前記第２トランジスタは、エンハンスメント型、前記第１トランジスタとは異なる導電型の不純物がゲートに注入されたデプレッション型、又は、バイポーラ型のトランジスタである、請求項１に記載の定電圧生成回路。
【請求項３】
前記第１抵抗と前記第２抵抗は、同じ温度特性を持つ、請求項１に記載の定電圧生成回路。
【請求項４】
前記第１トランジスタのドレインは、入力電圧の印加端に接続され、
前記第１トランジスタのソースは、前記第１抵抗の第１端に接続され、
前記第２トランジスタの第１主電極は、前記第２抵抗の第１端に接続され、
前記第２抵抗の第２端は、基準電位端に接続され、
前記第１トランジスタのゲートと、前記第１抵抗の第２端と、前記第２トランジスタの第２主電極は、直接的に又は電圧フォロワを介して前記出力電圧の印加端に接続され、
前記第２トランジスタの制御電極は、直接的に又は抵抗分圧器を介して前記出力電圧の印加端に接続される、請求項１に記載の定電圧生成回路。
【請求項５】
前記第１トランジスタのドレインは、カレントミラーの入力端に接続され、
前記第１トランジスタのソースは、前記第１抵抗の第１端に接続され、
前記第２トランジスタの第１主電極は、前記第２抵抗の第１端に接続され、
前記第１トランジスタのゲートと前記第１抵抗及び前記第２抵抗それぞれの第２端は、基準電位端に接続され、
前記カレントミラーの出力端と前記第２トランジスタの第２主電極は、直接的に又は電圧フォロワを介して前記出力電圧の印加端に接続され、
前記第２トランジスタの制御電極は、直接的に又は抵抗分圧器を介して前記出力電圧の印加端に接続される、請求項１に記載の定電圧生成回路。
【請求項６】
前記電圧フォロワは、第１主電極が前記出力電圧の印加端に接続されて第２主電極が前記入力電圧の印加端に接続されて制御電極が前記第２トランジスタの第２主電極に接続される第３トランジスタを含む、請求項４に記載の定電圧生成回路。
【請求項７】
前記電圧フォロワは、第１主電極が前記出力電圧の印加端に接続されて第２主電極が入力電圧の印加端に接続されて制御電極が前記第２トランジスタの第２主電極に接続される第３トランジスタを含む、請求項５に記載の定電圧生成回路。
【請求項８】
前記第３トランジスタは、デプレッション型、エンハンスメント型、又は、バイポーラ型である、請求項６に記載の定電圧生成回路。
【請求項９】
前記電圧フォロワは、Ｐチャネル型又はｐｎｐ型の第３トランジスタ及び第４トランジスタを含み、
前記第３トランジスタ及び前記第４トランジスタそれぞれの第１主電極は、前記入力電圧の印加端に接続され、前記第３トランジスタの第２主電極は、前記出力電圧の印加端に接続され、前記第４トランジスタの第２主電極は、前記第３トランジスタの制御電極に接続され、前記第４トランジスタの制御電極は、前記第２トランジスタの第２主電極に接続される、請求項４に記載の定電圧生成回路。
【請求項１０】
前記出力電圧は、温度の二次関数として表され、
前記第１トランジスタ及び前記第２トランジスタは、前記二次関数における二次の係数が０となるようにそれぞれの素子サイズが調整され、
前記第１抵抗及び前記第２抵抗は、前記二次関数における一次の係数が０となるようにそれぞれの抵抗値が調整される、請求項１～９のいずれか一項に記載の定電圧生成回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、定電圧生成回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、定電圧生成回路の一種として、デプレッション型ＮＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］とエンハンスメント型ＮＭＯＳＦＥＴを組み合わせたＥＤ型定電圧源が広く一般に知られている。
【０００３】
なお、上記に関連する従来技術の一例としては、本願出願人により提案される特許文献１及び２を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０２１／１７２００１号
国際公開第２０２１／２４１２５７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の定電圧生成回路では、出力精度を向上する余地があった。
【課題を解決するための手段】
【０００６】
例えば、本開示に係る定電圧生成回路は、デプレッション型の第１トランジスタと、第２トランジスタと、前記第１トランジスタのゲート・ソース間に接続される第１抵抗と、前記第２トランジスタに接続されて前記第１抵抗に流れる電流と同値の電流が流されるように構成された第２抵抗と、を備え、前記第２トランジスタの制御電極と第１主電極との間における電極間電圧と前記第２抵抗の両端間電圧が足し合わされた電圧又はこれに応じた電圧を出力電圧として出力する。
【０００７】
なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。
【発明の効果】
【０００８】
本開示によれば、出力精度の高い定電圧生成回路を提供することが可能となる。
【図面の簡単な説明】
【０００９】
図１は、定電圧生成回路の比較例を示す図である。
図２は、比較例における出力電圧の温度特性を示す図である。
図３は、定電圧生成回路の第１実施形態を示す図である。
図４は、第１実施形態における出力電圧の温度特性を示す図である。
図５は、定電圧生成回路の第２実施形態を示す図である。
図６は、定電圧生成回路の第３実施形態を示す図である。
図７は、定電圧生成回路の第４実施形態を示す図である。
図８は、定電圧生成回路の第５実施形態を示す図である。
図９は、定電圧生成回路の第６実施形態を示す図である。
図１０は、定電圧生成回路の第７実施形態を示す図である。
図１１は、定電圧生成回路の第８実施形態を示す図である。
図１２は、定電圧生成回路の第９実施形態を示す図である。
図１３は、定電圧生成回路の第１０実施形態を示す図である。
図１４は、定電圧生成回路の第１１実施形態を示す図である。
図１５は、定電圧生成回路の第１２実施形態を示す図である。
図１６は、定電圧生成回路の第１３実施形態を示す図である。
図１７は、定電圧生成回路の第１４実施形態を示す図である。
図１８は、定電圧生成回路の第１５実施形態を示す図である。
図１９は、定電圧生成回路の第１６実施形態を示す図である。
【発明を実施するための形態】
【００１０】
＜比較例＞
図１は、定電圧生成回路の比較例（後出の実施形態と対比される基本構成）を示す図である。本比較例の定電圧生成回路１は、いわゆるＥＤ型基準電圧源である。本図に即して述べると、定電圧生成回路１は、トランジスタＭ１（例えばデプレッション型ＮＭＯＳＦＥＴ）と、トランジスタＭ２（例えばエンハンスメント型ＮＭＯＳＦＥＴ）とを備える。
（【００１１】以降は省略されています）

関連特許