特許ウォッチ

公開番号2024162167
公報種別公開特許公報(A)
公開日2024-11-21
出願番号2023077463
出願日2023-05-09
発明の名称半導体装置
出願人日清紡マイクロデバイス株式会社
代理人弁理士法人酒井国際特許事務所
主分類G05F 1/56 20060101AFI20241114BHJP(制御;調整)
要約【課題】動作の履歴をコントローラを用いず簡易に且つ不揮発に記憶する。
【解決手段】半導体装置は、N個の電子ヒューズを含む記憶回路と、切断制御回路と、を備える。記憶回路は、第1の電子ヒューズが溶断していない状態において、第1端子に第1電圧が印加された場合に、第1の電子ヒューズに閾値以上の電流を流し、第nの電子ヒューズ(nは、2以上、N以下の整数)が溶断していない状態において、第1端子に第1電圧が印加された場合に、第nの電子ヒューズに閾値以上の電流を流す。切断制御回路は、切断指示信号を受け取った場合に、第1端子に第1電圧を印加し、第(n-1)の電子ヒューズが溶断した後、第nの電子ヒューズが溶断する前に、第1端子への第1電圧の印加を停止する。
【選択図】図1
特許請求の範囲【請求項１】
Ｎ個（Ｎは、２以上の整数）の電子ヒューズを含む記憶回路と、
切断制御回路と、
を備え、
前記Ｎ個の電子ヒューズのそれぞれは、流れる電流が閾値以上の場合に溶断し、
前記記憶回路は、
前記Ｎ個の電子ヒューズのうちの第１の電子ヒューズが溶断していない状態において、第１端子に第１電圧が印加された場合に、前記第１の電子ヒューズに前記閾値以上の電流を流し、
前記Ｎ個の電子ヒューズのうちの第ｎの電子ヒューズ（ｎは、２以上、Ｎ以下の整数）が溶断しておらず、且つ、前記Ｎ個の電子ヒューズのうちの第１から第（ｎ－１）までの電子ヒューズの全てが溶断している状態において、前記第１端子に前記第１電圧が印加された場合に、前記第ｎの電子ヒューズに前記閾値以上の電流を流し、
前記切断制御回路は、切断指示信号を受け取った場合に、前記第１端子に前記第１電圧を印加し、前記Ｎ個の電子ヒューズのうちの第（ｎ－１）の電子ヒューズが溶断した後、前記第ｎの電子ヒューズが溶断する前に、前記第１端子への前記第１電圧の印加を停止する
半導体装置。
続きを表示（約 2,100 文字）【請求項２】
電子回路と、
前記電子回路に予め定められた異常が発生したことを検出する検出回路と、
をさらに備え、
前記検出回路は、前記異常を検出する毎に、前記切断指示信号を前記切断制御回路に供給する
請求項１に記載の半導体装置。
【請求項３】
電子回路と、
前記電子回路が起動したことを検出する検出回路と、
をさらに備え、
前記検出回路は、前記電子回路が起動する毎に、前記切断指示信号を前記切断制御回路に供給する
請求項１に記載の半導体装置。
【請求項４】
電子回路と、
トリガ信号を受信するトリガ受信回路と、
をさらに備え、
前記トリガ受信回路は、前記トリガ信号を受信する毎に、前記切断指示信号を前記切断制御回路に供給する
請求項１に記載の半導体装置。
【請求項５】
出力停止回路をさらに備え、
前記電子回路は、負荷へ供給する出力電圧を発生する電圧レギュレータ回路であり、
前記出力停止回路は、前記Ｎ個の電子ヒューズのうちの第Ｎの電子ヒューズが溶断した場合、前記電圧レギュレータ回路から前記負荷への前記出力電圧の供給を停止させる
請求項２から４の何れか１項に記載の半導体装置。
【請求項６】
前記Ｎ個の電子ヒューズのうちの第Ｎの電子ヒューズが溶断した場合、外部装置へ異常を表す信号を通知する異常通知回路をさらに備える
請求項２から４の何れか１項に記載の半導体装置。
【請求項７】
入力停止回路をさらに備え、
前記電子回路は、負荷に供給される出力電圧を発生する電圧レギュレータ回路であり、
前記入力停止回路は、前記Ｎ個の電子ヒューズのうちの第Ｎの電子ヒューズが溶断した場合、前記電圧レギュレータ回路への電圧の供給を停止させる
請求項２から４の何れか１項に記載の半導体装置。
【請求項８】
定電流源と、
参照トランジスタと、
Ｎ個の溶断トランジスタと、
（Ｎ－１）個の抵抗と、
（Ｎ－１）個の連結トランジスタと、
をさらに備え、
前記参照トランジスタは、制御端子が正端子または負端子に接続され、
前記参照トランジスタにおける正端子および負端子と、前記定電流源とは、前記第１端子とグランド端子との間に直列に接続され、
前記定電流源は、前記第１端子に前記第１電圧が印加された場合に、前記参照トランジスタに第１電流を流し、
前記Ｎ個の溶断トランジスタのうちの第１の溶断トランジスタにおける正端子および負端子と、前記第１の電子ヒューズとは、前記第１端子と前記グランド端子との間に直列に接続され、
前記Ｎ個の溶断トランジスタのうちの第ｎの溶断トランジスタにおける正端子および負端子と、前記第ｎの電子ヒューズとは、前記第１端子と前記グランド端子との間に直列に接続され、
前記第１の溶断トランジスタは、前記参照トランジスタに前記第１電流が流れる場合に、制御端子を介して電圧が印加されることにより正端子と負端子との間に前記閾値以上の電流を流し、
前記第ｎの溶断トランジスタは、前記（Ｎ－１）個の抵抗のうちの第（ｎ－１）の抵抗に電流が流れる場合、制御端子に前記第（ｎ－１）の抵抗を介して電圧が印加されることにより正端子と負端子との間に前記閾値以上の電流を流し、
前記（Ｎ－１）個の連結トランジスタのうちの第（ｎ－１）の連結トランジスタは、前記第（ｎ－１）の電子ヒューズが溶断していない場合には、前記（Ｎ－１）個の抵抗のうちの第（ｎ－１）の抵抗に流れる電流を０とし、前記第（ｎ－１）の電子ヒューズが溶断している場合には、前記Ｎ個の溶断トランジスタのうちの第（ｎ－１）の溶断トランジスタに流れる電流を前記第（ｎ－１）の抵抗に流す
請求項１に記載の半導体装置。
【請求項９】
前記切断制御回路は、
第１バイアス抵抗と、
第１値または第２値を保持し、前記第１値を保持している状態においてリセットパルスが与えられた場合、保持する値を前記第２値に変化させ、前記第２値を保持している状態においてセットパルスが与えられた場合、保持する値を前記第１値に変化させるＳＲラッチ回路と、
前記ＳＲラッチ回路が前記第２値を保持している場合、電源電圧を前記第１バイアス抵抗を介して前記第１端子に印加し、前記ＳＲラッチ回路が前記第１値を保持している場合、前記第１端子への前記電源電圧の印加を停止する電圧印加回路と、
を含み、
前記電圧印加回路は、
前記切断指示信号を受け取った場合、前記リセットパルスを前記ＳＲラッチ回路に与え、
前記電源電圧を前記第１バイアス抵抗を介して前記第１端子に印加している状態において、前記第１端子の電圧が上昇した場合、前記ＳＲラッチ回路に前記セットパルスを与える
請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
装置に異常が発生した回数または装置の動作回数等を記憶するシステムが知られている（例えば、特許文献１）。このようなシステムは、記憶している回数に基づき故障の原因等を解析することができる。
【先行技術文献】
【特許文献】
【０００３】
特開平２－２１３３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来、このようなシステムは、マイクロコントローラが異常または動作回数を検出し、検出した回数をメモリ装置に記憶させる。このため、従来のシステムは、マイクロコントローラを搭載していない半導体装置等に適用することができなかった。また、従来のシステムは、過電圧等によりメモリ装置が故障した場合、記憶した回数を読み出すことができず解析をすることができなかった。
【０００５】
本発明は、上記に鑑みてなされたものであって、動作の履歴をコントローラを用いず簡易に且つ不揮発に記憶することができる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る半導体装置は、Ｎ個（Ｎは、２以上の整数）の電子ヒューズを含む記憶回路と、切断制御回路と、を備える。前記Ｎ個の電子ヒューズのそれぞれは、流れる電流が閾値以上の場合に溶断する。前記記憶回路は、前記Ｎ個の電子ヒューズのうちの第１の電子ヒューズが溶断していない状態において、第１端子に第１電圧が印加された場合に、前記第１の電子ヒューズに前記閾値以上の電流を流し、前記Ｎ個の電子ヒューズのうちの第ｎの電子ヒューズ（ｎは、２以上、Ｎ以下の整数）が溶断しておらず、且つ、前記Ｎ個の電子ヒューズのうちの第１から第（ｎ－１）までの電子ヒューズの全てが溶断している状態において、前記第１端子に前記第１電圧が印加された場合に、前記第ｎの電子ヒューズに前記閾値以上の電流を流す。前記切断制御回路は、切断指示信号を受け取った場合に、前記第１端子に前記第１電圧を印加し、前記Ｎ個の電子ヒューズのうちの第（ｎ－１）の電子ヒューズが溶断した後、前記第ｎの電子ヒューズが溶断する前に、前記第１端子への前記第１電圧の印加を停止する。
【発明の効果】
【０００７】
本発明によれば、動作の履歴をコントローラを用いず簡易に且つ不揮発に記憶することができる半導体装置を提供する。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態に係る半導体装置の構成を示す図である。
図２は、第１実施形態に係る記憶回路の構成を示す図である。
図３は、記憶回路の動作の順序を示す図である。
図４は、切断制御回路の構成を記憶回路とともに示す図である。
図５は、切断制御回路の動作の順序を示す図である。
図６は、第２実施形態に係る半導体装置の構成を示す図である。
図７は、第３実施形態に係る半導体装置の構成を示す図である。
図８は、第４実施形態に係る半導体装置の構成を示す図である。
図９は、第５実施形態に係る半導体装置の構成を示す図である。
図１０は、第６実施形態に係る記憶回路を示す図である。
【発明を実施するための形態】
【０００９】
（第１実施形態）
図１は、第１実施形態に係る半導体装置１０の構成を、直流電源１１０および負荷１２０とともに示す図である。
【００１０】
第１実施形態に係る半導体装置１０は、電子回路２０と、検出回路３０と、記憶回路３２と、切断制御回路３４とを備える。
（【００１１】以降は省略されています）

関連特許