特許ウォッチ

公開番号2024158701
公報種別公開特許公報(A)
公開日2024-11-08
出願番号2023074105
出願日2023-04-28
発明の名称半導体試験装置
出願人三菱電機株式会社
代理人弁理士法人深見特許事務所
主分類G01R 31/26 20200101AFI20241031BHJP(測定;試験)
要約【課題】高耐圧かつ高速遮断が可能な遮断回路を備えた半導体試験装置を提供する。
【解決手段】半導体試験装置は、高電圧電源と試験用パワー半導体素子との間の電流経路5に過電流が流れた場合に、電流経路5を遮断する遮断回路12を備える。遮断回路12は、電流経路5上に直列に接続されたn個(nは2以上の整数)のパワー半導体素子1と、n個のパワー半導体素子1にそれぞれ対応するn個の駆動回路3とを含む。n個の駆動回路3の各々は、過電流検出部104によって過電流が検出された場合に、対応するパワー半導体素子1をオン状態からオフ状態にする。
【選択図】図2
特許請求の範囲【請求項１】
試験用パワー半導体素子の電気特性を試験するための半導体試験装置であって、
前記試験用パワー半導体素子に高電圧を印加する高電圧電源と、
前記高電圧電源と前記試験用パワー半導体素子との間の電流経路に過電流が流れた場合に、前記電流経路を遮断する遮断回路とを備え、
前記遮断回路は、
前記電流経路に流れる電流を検出する電流検出部と、
前記電流検出部の検出電流に基づいて前記電流経路に過電流が流れているか否かを判定する過電流検出部と、
前記電流経路上に直列に接続されたｎ個のパワー半導体素子（ｎは２以上の整数）と、
前記ｎ個のパワー半導体素子にそれぞれ対応するｎ個の駆動回路とを含み、
前記ｎ個の駆動回路の各々は、前記過電流検出部によって過電流が検出された場合に、対応するパワー半導体素子をオン状態からオフ状態にする、半導体試験装置。
続きを表示（約 1,600 文字）【請求項２】
前記電流検出部は、前記ｎ個の駆動回路にそれぞれ対応し、各々が前記電流経路に流れる電流を検出するｎ個の電流センサを含み、
前記過電流検出部は、前記ｎ個の駆動回路にそれぞれ対応するｎ個の過電流検出回路を含み、
前記ｎ個の駆動回路の各々は、対応する電流センサの電流検出値に基づいて、対応する過電流検出回路が過電流を検出した場合に、対応するパワー半導体素子をオン状態からオフ状態にする、請求項１に記載の半導体試験装置。
【請求項３】
前記ｎ個のパワー半導体素子とそれぞれ並列に接続されたｎ個のスナバ回路をさらに備える、請求項１に記載の半導体試験装置。
【請求項４】
前記ｎ個のパワー半導体素子とそれぞれ並列に接続され、各々が並列接続されたパワー半導体素子に印加される電圧を耐圧未満に制限するｎ個のツェナーダイオードをさらに備える、請求項１に記載の半導体試験装置。
【請求項５】
前記ｎ個のパワー半導体素子にそれぞれ対応するｎ個の遅延回路をさらに備え、
前記ｎ個の遅延回路の各々は、ターンオフのタイミングを揃えるように、対応する駆動回路から対応するパワー半導体素子に出力される駆動信号を遅延させる、請求項１に記載の半導体試験装置。
【請求項６】
前記ｎ個のパワー半導体素子の各々に対して並列接続された１個以上の付加パワー半導体素子がさらに設けられ、
前記ｎ個の駆動回路の各々は、前記過電流検出部によって過電流が検出された場合に、対応するパワー半導体素子および対応するパワー半導体素子に並列に接続された１個以上の付加パワー半導体素子をオン状態からオフ状態にする、請求項１に記載の半導体試験装置。
【請求項７】
前記ｎ個のパワー半導体素子の各々に対応して、さらに前記ｎ個のパワー半導体素子の各々と並列接続された１個以上の付加パワー半導体素子の各々に対応して、遅延回路が前記遮断回路に設けられ、
前記遮断回路に設けられた前記遅延回路は、ターンオフのタイミングを揃えるように、対応する駆動回路から対応するパワー半導体素子に出力される駆動信号を遅延させる、請求項６に記載の半導体試験装置。
【請求項８】
前記電流経路に過電流が流れた場合に前記電流経路の一部と並列の迂回経路に電流を流す迂回回路をさらに備え、
前記迂回回路は、
前記電流経路に流れる電流を検出する第２の電流検出部と、
前記第２の電流検出部の検出電流に基づいて前記電流経路に過電流が流れているか否かを判定する第２の過電流検出部と、
前記迂回経路上に直列に接続されたｐ個のパワー半導体素子（ｐは２以上の整数）と、
前記ｐ個のパワー半導体素子にそれぞれ対応するｐ個の駆動回路とを含み、
前記ｐ個の駆動回路の各々は、前記第２の過電流検出部によって過電流が検出された場合に、対応するパワー半導体素子をオフ状態からオン状態にする、請求項１～７のいずれか１項に記載の半導体試験装置。
【請求項９】
前記第２の電流検出部は、前記ｐ個の駆動回路にそれぞれ対応し、各々が前記電流経路に流れる電流を検出するｐ個の電流センサを含み、
前記第２の過電流検出部は、前記ｐ個の駆動回路にそれぞれ対応するｐ個の過電流検出回路を含み、
前記ｐ個の駆動回路の各々は、対応する電流センサの電流検出値に基づいて、対応する過電流検出回路が過電流を検出した場合に、対応するパワー半導体素子をオフ状態からオン状態にする、請求項８に記載の半導体試験装置。
【請求項１０】
前記ｐ個のパワー半導体素子とそれぞれ並列に接続されたｐ個のスナバ回路をさらに備える、請求項８に記載の半導体試験装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体試験装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
パワー半導体素子の出荷前にその品質と性能を確認するために電気特性試験が行われる。パワー半導体素子の電気特性試験において、試験中の製品（ＤＵＴ：Device Under Test）が不良のために破壊することがある。このとき、大きな破壊電流が流れるため、試験装置および治具がダメージを受ける。この破壊電流から試験装置および治具を保護するために遮断回路が用いられる。
【０００３】
遮断回路では高電圧かつ大電流を高速に遮断する必要があるので、遮断用スイッチにはメカニカルリレーではなく高速応答が可能なパワー半導体素子が用いられる。この遮断用パワー半導体素子の定格電圧および定格電流は試験対象のパワー半導体素子に印加される試験電圧および試験電流よりも大きい必要がある。試験電流が不足する場合には先行文献１（特開２０１６－０１１９５３号公報）のように電流供給用のコンデンサを並列に接続して電流量を確保する場合がある。この場合、遮断用のパワー半導体素子も並列に接続される。
【先行技術文献】
【特許文献】
【０００４】
特開２０１６－０１１９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＤＵＴが破壊した場合、試験条件、電圧、電流、遮断回路の構成などによって破壊電流を遮断するまでの時間は異なる。試験回路および治具に対するダメージを小さくするためには遮断時間が短いほど望ましいので、いずれにしてもパワー半導体素子を高速に遮断させることが重要である。
【０００６】
通常、遮断用パワー半導体素子の耐電圧は試験電圧よりも高電圧である必要があるので、高耐圧なパワー半導体モジュールが用いられる。しかしながら、一般に高耐圧なパワー半導体モジュールはディスクリートタイプのパワー半導体素子よりも応答速度が遅いために破壊電流の遮断に時間がかかるという問題がある。一方で、ディスクリートタイプのパワー半導体素子はパワー半導体モジュールよりも耐圧が低いために試験電圧によっては遮断用として用いることができない。
【０００７】
本開示は、上記の問題点を考慮してなされたものであり、その目的の一つは、高耐圧かつ高速遮断が可能な遮断回路を備えた半導体試験装置を提供することである。
【課題を解決するための手段】
【０００８】
一実施形態において、試験用パワー半導体素子の電気特性を試験するための半導体試験装置が提供される。半導体試験装置は、試験用パワー半導体素子に高電圧を印加する高電圧電源と、高電圧電源と試験用パワー半導体素子との間の電流経路に過電流が流れた場合に、電流経路を遮断する遮断回路とを備える。遮断回路は、電流経路に流れる電流を検出する電流検出部と、電流検出部の検出電流に基づいて電流経路に過電流が流れているか否かを判定する過電流検出部と、電流経路上に直列に接続されたｎ個（ｎは２以上の整数）のパワー半導体素子と、ｎ個のパワー半導体素子にそれぞれ対応するｎ個の駆動回路とを含む。ｎ個の駆動回路の各々は、過電流検出部によって過電流が検出された場合に、対応するパワー半導体素子をオン状態からオフ状態にする。
【発明の効果】
【０００９】
上記の実施形態によれば、遮断回路には電流経路上に直列に接続されたｎ個（ｎは２以上の整数）のパワー半導体素子が設けられるので、高耐圧かつ高速遮断が可能な遮断回路を備えた半導体試験装置を提供できる。
【図面の簡単な説明】
【００１０】
半導体試験装置の基本的構成例を示す回路図である。
図１の遮断回路の構成例を示す回路図である。
実施の形態２の半導体試験装置において、遮断回路の構成例を示す回路図である。
実施の形態３の半導体試験装置において、遮断回路の構成例を示す回路図である。
実施の形態４の半導体試験装置において、遮断回路の構成例を示す回路図である。
実施の形態５の半導体試験装置において、遮断回路の構成例を示す回路図である。
実施の形態５の半導体試験装置において、他の遮断回路の構成例を示す回路図である。
実施の形態６の半導体試験装置において、遮断回路の構成例を示す回路図である。
実施の形態６の半導体試験装置において、他の遮断回路の構成例を示す回路図である。
実施の形態７の半導体試験装置の構成例を示す回路図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許