特許ウォッチ

公開番号2024138816
公報種別公開特許公報(A)
公開日2024-10-09
出願番号2023049514
出願日2023-03-27
発明の名称半導体装置及び半導体装置の製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H01L 29/78 20060101AFI20241002BHJP(基本的電気素子)
要約【課題】動作の高速化が実現できる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第1の電極と、第2の電極と、第1の領域と、第1の領域よりも第1導電形不純物濃度の高い第2の領域と、第2の領域と第1の電極との間に設けられた第3の領域と、を含む第1導電形の第1の炭化珪素領域と、第2導電形の第2の炭化珪素領域と、第1導電形の第3の炭化珪素領域と、第1の領域と第2の領域の間の第2導電形の第4の炭化珪素領域と、を含む炭化珪素層と、炭化珪素層の中に設けられたゲート電極と、ゲート絶縁層と、を備え、第2の領域は、第1の部分と第2の部分を有し、第2の部分は、第1の部分とゲート絶縁層との間に設けられ、第2の部分の第1導電形不純物濃度は、第1の部分の第1導電形不純物濃度よりも低い。
【選択図】図1
特許請求の範囲【請求項１】
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に設けられた炭化珪素層であって、
第１の領域と、前記第１の領域と前記第１の電極との間に設けられ、前記第１の領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第２の領域と、前記第２の領域と前記第１の電極との間に設けられた第３の領域と、を含む第１導電形の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の電極との間に設けられた第２導電形の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の電極との間に設けられた第１導電形の第３の炭化珪素領域と、
前記第１の領域と前記第２の領域との間に設けられた第２導電形の第４の炭化珪素領域と、
を含む炭化珪素層と、
前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域、前記第２の炭化珪素領域、前記第３の炭化珪素領域、及び、前記第４の炭化珪素領域と対向するゲート電極と、
前記第１の炭化珪素領域と前記ゲート電極との間、前記第２の炭化珪素領域と前記ゲート電極との間、前記第３の炭化珪素領域と前記ゲート電極との間、及び、前記第４の炭化珪素領域と前記ゲート電極との間に設けられたゲート絶縁層と、
を備え、
前記第２の領域は、第１の部分と第２の部分を有し、
前記第２の部分は、前記第１の部分と前記ゲート絶縁層との間、かつ、前記第４の炭化珪素領域と前記第３の領域との間に設けられ、
前記第２の部分の第１導電形不純物濃度は、前記第１の部分の第１導電形不純物濃度よりも低い、半導体装置。
続きを表示（約 810 文字）【請求項２】
前記第３の領域の第１導電形不純物濃度は、前記第２の領域の第１導電形不純物濃度より低い、請求項１記載の半導体装置。
【請求項３】
前記第１導電形はｎ形、前記第２導電形はｐ形であり、前記第２の部分に含まれるアルミニウムの濃度は、前記第１の部分に含まれるアルミニウムの濃度より高い、請求項１記載の半導体装置。
【請求項４】
前記第２の部分に含まれるアルミニウムの濃度は、前記第４の炭化珪素領域から前記第３の領域に向かって低くなる、請求項３記載の半導体装置。
【請求項５】
第１導電形の第１の炭化珪素層の上に、エピタキシャル成長法を用いて、前記第１の炭化珪素層の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第２の炭化珪素層を形成し、
前記第１の炭化珪素層に第２導電形不純物を、前記第２の炭化珪素層の表面が第２導電形とならない条件でイオン注入し、前記第１の炭化珪素層の中に第２導電形の第１の領域を形成し、
前記第２の炭化珪素層の上に、エピタキシャル成長法を用いて第１導電形の第３の炭化珪素層を形成し、
前記第３の炭化珪素層に第２導電形不純物をイオン注入し、前記第３の炭化珪素層の中に、第２導電形の第２の領域を形成し、
前記第２の領域に第１導電形不純物をイオン注入し、前記第２の領域の中に、第１導電形の第３の領域を形成し、
前記第３の領域、前記第２の領域を貫通し、前記第１の領域に達するトレンチを形成し、
前記トレンチの中にゲート絶縁層を形成し、
前記ゲート絶縁層の上にゲート電極を形成する、半導体装置の製造方法。
【請求項６】
前記第３の炭化珪素層の第１導電形不純物濃度は、前記第２の炭化珪素層の第１導電形不純物濃度よりも低い、請求項５記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
半導体デバイス用の材料として炭化珪素（ＳｉＣ）がある。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を実現することができる。
【０００３】
ゲート電極がトレンチの中に形成されたトレンチゲート型のＭＯＳＦＥＴは、低いオン抵抗を実現する。トレンチゲート型にすることで、単位面積あたりのチャネル面積が増加し、オン抵抗が低減される。
【０００４】
トレンチゲート型のＭＯＳＦＥＴの動作を高速化し、更にトランジスタ特性を向上させることが期待される。トレンチゲート型のＭＯＳＦＥＴの高速化を実現するためには、例えば、ゲート・ドレイン間容量を低減することが考えられる。
【先行技術文献】
【特許文献】
【０００５】
特開２０１９－４０１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、動作の高速化が実現できる半導体装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられた炭化珪素層であって、第１の領域と、前記第１の領域と前記第１の電極との間に設けられ、前記第１の領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第２の領域と、前記第２の領域と前記第１の電極との間に設けられた第３の領域と、を含む第１導電形の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の電極との間に設けられた第２導電形の第２の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の電極との間に設けられた第１導電形の第３の炭化珪素領域と、前記第１の領域と前記第２の領域との間に設けられた第２導電形の第４の炭化珪素領域と、を含む炭化珪素層と、前記炭化珪素層の中に設けられ、前記第１の炭化珪素領域、前記第２の炭化珪素領域、前記第３の炭化珪素領域、及び、前記第４の炭化珪素領域と対向するゲート電極と、前記第１の炭化珪素領域と前記ゲート電極との間、前記第２の炭化珪素領域と前記ゲート電極との間、前記第３の炭化珪素領域と前記ゲート電極との間、及び、前記第４の炭化珪素領域と前記ゲート電極との間に設けられたゲート絶縁層と、を備え、前記第２の領域は、第１の部分と第２の部分を有し、前記第２の部分は、前記第１の部分と前記ゲート絶縁層との間、かつ、前記第４の炭化珪素領域と前記第３の領域との間に設けられ、前記第２の部分の第１導電形不純物濃度は、前記第１の部分の第１導電形不純物濃度よりも低い。
【図面の簡単な説明】
【０００８】
実施形態の半導体装置の模式図。
実施形態の半導体装置の模式図。
実施形態の半導体装置の製造方法の説明図。
実施形態の半導体装置の製造方法の説明図。
実施形態の半導体装置の製造方法の説明図。
実施形態の半導体装置の製造方法の説明図。
実施形態の半導体装置の製造方法の説明図。
実施形態の半導体装置の製造方法の説明図。
実施形態の半導体装置の製造方法の説明図。
実施形態の半導体装置の製造方法の説明図。
実施形態の半導体装置の製造方法の説明図。
実施形態の変形例の半導体装置の模式図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する場合がある。
【００１０】
また、以下の説明において、ｎ
＋
、ｎ、ｎ
－
及び、ｐ
＋
、ｐ、ｐ
－
の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ
＋
はｎよりもｎ形不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形不純物濃度が相対的に高く、ｐ
－
はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ
＋
形、ｎ
－
形を単にｎ形、ｐ
＋
形、ｐ
－
形を単にｐ形と記載する場合もある。
（【００１１】以降は省略されています）

関連特許