TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024120989
公報種別
公開特許公報(A)
公開日
2024-09-05
出願番号
2024107316,2023022492
出願日
2024-07-03,2013-11-26
発明の名称
撮像素子
出願人
株式会社ニコン
代理人
個人
,
個人
,
個人
主分類
H04N
25/79 20230101AFI20240829BHJP(電気通信技術)
要約
【課題】画像のエリアごとに適正露出を得ること。
【解決手段】撮像素子は、積層された複数の半導体基板を備える撮像素子であって、前記複数の半導体基板は、光を電荷に変換する第1光電変換部と、光を電荷に変換する光電変換部であって前記第1光電変換部とは異なる位置に配置される第2光電変換部とを有する第1半導体基板と、前記第1光電変換部で変換された電荷により生成される第1信号に加算処理を行う第1加算器と、前記第2光電変換部で変換された電荷により生成される第2信号に加算処理を行う第2加算器とを有する第2半導体基板とを含む。
【選択図】図4
特許請求の範囲
【請求項1】
積層された複数の半導体基板を備える撮像素子であって、
前記複数の半導体基板は、
光を電荷に変換する第1光電変換部と、光を電荷に変換する光電変換部であって前記第1光電変換部とは異なる位置に配置される第2光電変換部とを有する第1半導体基板と、
前記第1光電変換部で変換された電荷により生成される第1信号に加算処理を行う第1加算器と、前記第2光電変換部で変換された電荷により生成される第2信号に加算処理を行う第2加算器とを有する第2半導体基板と
を含む撮像素子。
発明の詳細な説明
【技術分野】
【0001】
本発明は、撮像素子に関する。
続きを表示(約 1,700 文字)
【背景技術】
【0002】
撮像素子に画像取得用の光電変換部および輝度評価用の光電変換部を備え、この輝度評価用光電変換部から繰り返し出力される信号の加算値が所定値に達すると、画像取得用の光電変換部から画像信号を出力させる撮像装置が知られている(特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2012-204938号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来の技術では、画像を1または2以上の上記領域を有するブロックに分けて、該ブロックごとに撮像画像を取得する場合への適用が困難であった。
【課題を解決するための手段】
【0005】
本発明による撮像素子は、積層された複数の半導体基板を備える撮像素子であって、前記複数の半導体基板は、光を電荷に変換する第1光電変換部と、光を電荷に変換する光電変換部であって前記第1光電変換部とは異なる位置に配置される第2光電変換部とを有する第1半導体基板と、前記第1光電変換部で変換された電荷により生成される第1信号に加算処理を行う第1加算器と、前記第2光電変換部で変換された電荷により生成される第2信号に加算処理を行う第2加算器とを有する第2半導体基板とを含む。
【発明の効果】
【0006】
本発明によれば、画像のエリアごとに適正露出が得られる。
【図面の簡単な説明】
【0007】
積層型撮像素子の断面図である。
撮像チップの画素配列と単位ブロックを説明する図である。
撮像チップのブロックを説明する回路図である。
撮像素子の機能的構成を示すブロック図である。
1画素当たりの画素信号の流れを説明する図である。
撮像素子を有する撮像装置の構成を例示するブロック図である。
ブロックにおける複数の画素配置を説明する図である。
ブロックにおける画素位置と画素信号レベルとの関係を示す図である。
読み出しタイミング、蓄積時間、および演算回路を介して撮像素子から読み出される画素信号を説明する図である。
正規化処理を説明する図である。
制御部が実行する撮影動作の流れを説明するフローチャートである。
【発明を実施するための形態】
【0008】
以下、図面を参照して本発明を実施するための形態について説明する。
<積層型撮像素子の説明>
始めに、本発明の一実施の形態による電子機器(例えば撮像装置1)に搭載する積層型撮像素子100について説明する。なお、この積層型撮像素子100は、本願出願人が先に出願した特願2012-139026号に記載されているものである。図1は、積層型撮像素子100の断面図である。撮像素子100は、入射光に対応した画素信号を出力する裏面照射型撮像チップ113と、画素信号を処理する信号処理チップ111と、画素信号を記憶するメモリチップ112とを備える。これら撮像チップ113、信号処理チップ111およびメモリチップ112は積層されており、Cu等の導電性を有するバンプ109により互いに電気的に接続される。
【0009】
なお、図示するように、入射光は主に白抜き矢印で示すZ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ113において、入射光が入射する側の面を裏面と称する。また、座標軸に示すように、Z軸に直交する紙面左方向をX軸プラス方向、Z軸およびX軸に直交する紙面手前方向をY軸プラス方向とする。以降のいくつかの図においては、図1の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。
【0010】
撮像チップ113の一例は、裏面照射型のMOSイメージセンサである。PD層106は、配線層108の裏面側に配されている。PD層106は、二次元的に配され、入射光に応じた電荷を蓄積する複数のPD(フォトダイオード)104、および、PD104に対応して設けられたトランジスタ105を有する。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
他の特許を見る