特許ウォッチ

公開番号2024104984
公報種別公開特許公報(A)
公開日2024-08-06
出願番号2023009461
出願日2023-01-25
発明の名称半導体集積回路
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人サトー
主分類G01R 31/28 20060101AFI20240730BHJP(測定;試験)
要約【課題】電源端子又はグランド端子と半導体基板上のパッドとの接続状態を、製品単独で、且つ簡易な構成で検査できる機能を備えた半導体集積回路を提供する。
【解決手段】半導体集積回路1の内部で、電源端子VDDとグランド端子GNDとの間に検査回路3を接続する。検査回路3は、分圧抵抗回路5及び比較器7により、電源端子VDD又はグランド端子GNDと半導体基板上のパッドとの接続状態が正常か否かを確認する。遮断制御部6は、分圧抵抗回路5を両端子間より遮断する。記憶素子8には、比較器7による確認結果が記憶される。制御回路9は、記憶素子8に記憶されている確認結果を読み出し、その確認結果がNGであれば通信により外部にアラートを出力する。
【選択図】図1
特許請求の範囲【請求項１】
電源端子とグランド端子との間である端子間に実装され、前記電源端子又は前記グランド端子と半導体基板上のパッドとの接続状態が正常か否かを確認するモニタ部（５、７）と、
このモニタ部を、前記端子間より遮断する遮断部（４、６）と、
前記モニタ部による確認結果が記憶される記憶部（８、１５）と、を備える半導体集積回路。
続きを表示（約 880 文字）【請求項２】
前記モニタ部は、外部より前記端子間に電圧が印加された際に通電される分圧抵抗回路（５）と、
この分圧抵抗回路により分圧された電圧と参照電圧とを比較する比較器（７）とを備える請求項１記載の半導体集積回路。
【請求項３】
前記参照電圧は、事前に測定されて記憶部（１５）に記憶された、前記分圧された電圧の初期値である請求項２記載の半導体集積回路。
【請求項４】
前記電源端子が複数であり、
前記分圧抵抗回路を、複数の前記電源端子に対応して複数設け、
複数の前記分圧抵抗回路により分圧された複数の電圧を、前記比較器に選択的に前記記憶部に入力する選択部（１７）を備える請求項２記載の半導体集積回路。
【請求項５】
前記遮断部は、前記分圧抵抗回路と共に直列に接続されるスイッチング素子（４）と、
前記端子間に電圧が印加されると、前記スイッチング素子を一定時間オンにした後にオフにする遮断制御部（６）とを備える請求項２から４の何れか一項に記載の半導体集積回路。
【請求項６】
被ミラー電流側のトランジスタが、前記分圧抵抗回路の分圧点に挿入されるカレントミラー回路（２０）と、
このカレントミラー回路のミラー電流が、入力端子よりシンクされるＩ／Ｖ変換回路（１９）と、を備え、
前記比較器には、前記Ｉ／Ｖ変換回路により変換された電圧が入力される請求項５記載の半導体集積回路。
【請求項７】
電源が投入されて起動すると、前記記憶部に記憶されている確認結果を読み出し、その確認結果がＮＧであれば、通信により外部にアラートを出力するアラート出力部（９）を備える請求項１記載の半導体集積回路。
【請求項８】
前記電源端子が複数であり、
前記モニタ部を、複数の前記電源端子に対応して複数設け、
複数の前記モニタ部の確認結果を選択的に前記記憶部に記憶させる選択部（１７）を備える請求項１記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体集積回路の検査に係る構成に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
半導体集積回路については、実装技術の向上や、プロセステクノロジーズの進化による開発費の増大等により、１つのパッケージに複数のダイを搭載するチップレット構造が採用される場合がある。チップレット構造では、従来のＦＣ－ＢＧＡの基板上に、インターポーザと呼ばれるシリコンを搭載するための実装緩衝用の基板を用いる。そして、基板のパッドとシリコンダイのパッドとが、マイクロバンプと称されるはんだボールにより接続される。
【０００３】
このような構成は概して端子数が多くなり、端子間のピッチは狭くなる。また、チップレット構造の半導体集積回路は、多くの機能を有しているため、使用する電源電圧の種類も多くなり、電源端子のはんだ接続状態の正常性を容易に確認できることが望ましい。加えて、製品が市場に出荷された後においても、半導体集積回路が実装された状態で接続状態を判定する仕組みが求められる。
【０００４】
このような、半導体集積回路の検査に関する技術については、標準規格であるＪＴＡＧ（Joint Test Action Group）で定められたバウンダリスキャン方式や、その他例えば特許文献１～３等に開示がある。
【先行技術文献】
【特許文献】
【０００５】
特開２０２０－０３５８０４号公報
特開２０１２－２５１７７２号公報
特開２００５－３２２７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、バウンダリスキャン方式は、製品の出荷時に行う検査を前提としている。また、検査を行う際には、他のＩＣとの接続を行うことを前提としているため、製品単独では検査を行うことができない。特許文献１の構成では、検査対象とする端子の全てについて、半導体装置の内部で電流源を接続する必要がある。特許文献２，３の構成では、やはり市場において製品単独では検査ができない。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、電源端子又はグランド端子と半導体基板上のパッドとの接続状態を、製品単独で、且つ簡易な構成で検査できる機能を備えた半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の半導体集積回路によれば、モニタ部（５、７）は、電源端子とグランド端子との間である端子間に実装され、電源端子又はグランド端子と半導体基板上のパッドとの接続状態が正常か否かを確認する。遮断部（４、６）は、モニタ部を前記端子間より遮断する。記憶部（８、１５）には、モニタ部による確認結果が記憶される。このように、半導体集積回路がモニタ部を内蔵することで、製品として出荷された後においても、市場にて電源端子又はグランド端子と、半導体基板上のパッドとの接続状態が正常かを確認できる。そして、半導体集積回路に通常の動作をさせる際には、遮断部により、モニタ部を前記端子間より遮断できる。
【０００９】
より具体的には、請求項２記載の半導体集積回路のように、モニタ部として、外部より前記端子間に電圧が印加された際に通電される分圧抵抗回路（５）と、分圧抵抗回路により分圧された電圧と参照電圧とを比較する比較器（７）とを備える。電源端子又はグランド端子と基板上のパッドとの接続状態が不良になると、その個所における抵抗値が増大するので、分圧抵抗回路により分圧された電圧が変化する。したがって、その電圧を比較器が参照電圧と比較することで、接続状態を判定できる。
【００１０】
請求項５記載の半導体集積回路によれば、遮断部として、分圧抵抗回路と共に直列に接続されるスイッチング素子（４）と、前記端子間に電圧が印加されると、スイッチング素子を一定時間オンにした後にオフにする遮断制御部（６）とを備える。これにより、電源端子、グランド端子間に電圧を印加すれば、両端子間に分圧抵抗回路が一定時間だけ接続されるので、比較器は、その間に分圧された電圧を参照電圧と比較できる。一定時間が経過すれば、分圧抵抗回路を両端子間より遮断できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許