特許ウォッチ

公開番号2024089132
公報種別公開特許公報(A)
公開日2024-07-03
出願番号2022204312
出願日2022-12-21
発明の名称半導体装置および半導体装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人サクラ国際特許事務所
主分類H10B 12/00 20230101AFI20240626BHJP()
要約【課題】半導体装置の信頼性の低下を抑制する。
【解決手段】半導体装置は、第1の導電体と、第2の導電体と、第1の導電体と第2の導電体との間に設けられ、第1方向に延在する酸化物半導体層と、第1方向と交差する第2方向に延在し、酸化物半導体層を囲む導電層と、酸化物半導体層と導電層との間に設けられるとともに導電層に接する酸化膜である第1の絶縁膜と、酸化物半導体層と第1の絶縁膜との間に設けられた窒化膜である第2の絶縁膜と、酸化物半導体層と第2の絶縁膜との間に設けられた第3の絶縁膜と、を備える。
【選択図】図11
特許請求の範囲【請求項１】
第１の導電体と、
第２の導電体と、
前記第１の導電体と前記第２の導電体との間に設けられ、第１方向に延在する酸化物半導体層と、
前記第１方向と交差する第２方向に延在し、前記酸化物半導体層を囲む導電層と、
前記酸化物半導体層と前記導電層との間に設けられるとともに前記導電層に接する酸化膜である第１の絶縁膜と、
前記酸化物半導体層と前記第１の絶縁膜との間に設けられた窒化膜である第２の絶縁膜と、
前記酸化物半導体層と前記第２の絶縁膜との間に設けられた第３の絶縁膜と、
を具備する、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１の絶縁膜は、シリコン、アルミニウム、ハフニウム、ジルコニウム、ラドン、ニオブ、イットリウム、タンタル、バナジウム、およびマグネシウムからなる群より選ばれる少なくとも一つの元素と、酸素と、を含む、請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜は、前記第３の絶縁膜よりも薄い、請求項１に記載の半導体装置。
【請求項４】
前記第２の絶縁膜は、シリコン窒化膜を有する、請求項１に記載の半導体装置。
【請求項５】
前記第３の絶縁膜は、シリコン酸化膜を有する、請求項１に記載の半導体装置。
【請求項６】
前記導電層から前記第２方向に突出するウィスカーをさらに具備し、
前記ウィスカーは、前記第１の絶縁膜に囲まれ、前記第１方向から見たときに前記酸化物半導体層の外側に配置される、請求項１に記載の半導体装置。
【請求項７】
導電層を含む積層体を第１の導電体の上に形成し、
前記導電層を貫通する凹部を形成し、
前記凹部において前記導電層の上に酸化膜である第１の絶縁膜を形成し、
前記第１の絶縁膜の上に窒化膜である第２の絶縁膜を形成し、
前記第２の絶縁膜の上に第３の絶縁膜を形成し、
前記第１ないし第３の絶縁膜を部分的に除去することにより、前記凹部において前記第１の導電体の上面を露出させ、
前記凹部に前記第１の導電体に接するとともに第１方向に延在する酸化物半導体層を形成し、
前記酸化物半導体層の上に第２の導電体を形成する、
半導体装置の製造方法。
【請求項８】
前記第１の絶縁膜は、酸化雰囲気下で形成され、
前記第２の絶縁膜は、還元雰囲気下で形成される、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記酸化雰囲気は、第１の温度を有し、
前記還元雰囲気は、第２の温度を有し、
前記第１の温度は、前記第２の温度以下である、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１の絶縁膜は、プラズマ励起原子層堆積法を用いて形成され、
前記第２の絶縁膜は、熱原子層堆積法を用いて形成される、請求項８または請求項９に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
ビット線、ワード線、およびこれらに接続されるメモリセル（トランジスタおよびキャパシタ）を有する半導体記憶装置が用いられている。ビット線とワード線を選択して、電圧を印加することで、メモリセルにデータを書き込み、読み出すことができる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１６９４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の発明が解決しようとする課題は、半導体装置の信頼性の低下を抑制することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１の導電体と、第２の導電体と、第１の導電体と第２の導電体との間に設けられ、第１方向に延在する酸化物半導体層と、第１方向と交差する第２方向に延在し、酸化物半導体層を囲む導電層と、酸化物半導体層と導電層との間に設けられるとともに導電層に接する酸化膜である第１の絶縁膜と、酸化物半導体層と第１の絶縁膜との間に設けられた窒化膜である第２の絶縁膜と、酸化物半導体層と第２の絶縁膜との間に設けられた第３の絶縁膜と、を備える。
【図面の簡単な説明】
【０００６】
メモリセルアレイの回路構成例を説明するための回路図である。
メモリセルアレイの構造例を説明するための平面模式図である。
メモリセルアレイの構造例を説明するための断面模式図である。
メモリセルアレイの従来の構造例を説明するための断面模式図である。
メモリセルアレイの従来の製造方法例を説明するための断面模式図である。
メモリセルアレイの従来の製造方法例を説明するための断面模式図である。
メモリセルアレイの従来の製造方法例を説明するための断面模式図である。
メモリセルアレイの従来の製造方法例を説明するための断面模式図である。
メモリセルアレイの従来の製造方法例を説明するための断面模式図である。
メモリセルアレイの従来の製造方法例を説明するための断面模式図である。
実施形態のメモリセルアレイの構造例を説明するための断面模式図である。
実施形態のメモリセルアレイの製造方法例を説明するための断面模式図である。
実施形態のメモリセルアレイの製造方法例を説明するための断面模式図である。
実施形態のメモリセルアレイの製造方法例を説明するための断面模式図である。
実施形態のメモリセルアレイの製造方法例を説明するための断面模式図である。
実施形態のメモリセルアレイの製造方法例を説明するための断面模式図である。
実施形態のメモリセルアレイの製造方法例を説明するための断面模式図である。
実施形態のメモリセルアレイの第１の変形例を説明するための断面模式図である。
実施形態のメモリセルアレイの第２の変形例を説明するための断面模式図である。
【発明を実施するための形態】
【０００７】
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。上下方向は、重力加速度に従った上下方向と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
【０００８】
本明細書において「接続」とは物理的な接続だけでなく電気的な接続も含み、特に指定する場合を除き、直接接続だけでなく間接接続も含む。
【０００９】
実施形態の半導体装置は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）であって、メモリセルアレイを有する。
【００１０】
図１は、メモリセルアレイの回路構成例を説明するための回路図である。図１は、複数のメモリセルＭＣと、複数のワード線ＷＬ（ワード線ＷＬ
ｎ
、ワード線ＷＬ
ｎ＋１
、ワード線ＷＬ
ｎ＋２
、ｎは整数）と、複数のビット線ＢＬ（ビット線ＢＬ
ｍ
、ビット線ＢＬ
ｍ＋１
、ビット線ＢＬ
ｍ＋２
、ｍは整数）と、電源線ＶＰＬと、を図示する。
（【００１１】以降は省略されています）

関連特許