特許ウォッチ

公開番号2024088045
公報種別公開特許公報(A)
公開日2024-07-02
出願番号2022202999
出願日2022-12-20
発明の名称半導体装置および半導体装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類H10B 43/27 20230101AFI20240625BHJP()
要約【課題】電気的特性の向上を図ることができる半導体装置、および半導体装置の製造方法を提供することである。
【解決手段】実施形態の半導体装置は、基板と、トランジスタと、を備える。前記基板は、活性化領域と、素子分離部とを含む。前記素子分離部は、前記活性化領域を囲む。前記トランジスタは、第1拡散層領域および第2拡散層領域と、ゲート絶縁膜と、ゲート電極とを有する。前記第1拡散層領域および前記第2拡散層領域は、前記活性化領域に設けられている。前記ゲート絶縁膜は、前記活性化領域上に設けられている。前記ゲート電極は、前記ゲート絶縁膜に対して前記基板とは反対側に位置している。前記第1拡散層領域と第2拡散層領域とが並ぶ第1方向とは交差するとともに前記基板の表面に沿う第2方向において、前記ゲート電極の幅は、前記活性化領域の幅と比べて、同じまたは小さい。
【選択図】図2
特許請求の範囲【請求項１】
活性化領域と、前記活性化領域を囲む素子分離部とを含む基板と、
前記活性化領域に設けられた第１拡散層領域および第２拡散層領域と、前記活性化領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜に対して前記基板とは反対側に位置したゲート電極とを有したトランジスタと、
を備え、
前記第１拡散層領域と第２拡散層領域とが並ぶ第１方向とは交差するとともに前記基板の表面に沿う第２方向において、前記ゲート電極の幅は、前記活性化領域の幅と比べて、同じまたは小さい、
半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第２方向における前記活性化領域と前記素子分離部との境界に隣接して設けられ、前記第１方向および前記第２方向とは交差した第３方向に前記素子分離部から延びた第１絶縁膜をさらに備えた、
請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極は、前記第２方向で、前記第１絶縁膜に接する、
請求項２に記載の半導体装置。
【請求項４】
前記ゲート絶縁膜の一部は、前記第２方向で、前記ゲート電極と前記第１絶縁膜との間に設けられた、
請求項２に記載の半導体装置。
【請求項５】
前記第１絶縁膜は、第１材料を含み、
前記トランジスタは、前記第１材料よりも誘電率が高い第２材料を含む機能膜をさらに有し、
前記機能膜の一部は、前記第２方向で、前記ゲート電極と前記第１絶縁膜との間に設けられた、
請求項２に記載の半導体装置。
【請求項６】
前記ゲート電極に電圧を印加するコンタクト電極をさらに備え、
前記トランジスタは、ゲート配線をさらに有し、
前記ゲート配線は、前記第３方向で前記素子分離部から離れて配置されるとともに、前記第１方向の幅が前記ゲート電極の前記第１方向の幅よりも大きい部分を含み、前記部分に前記コンタクト電極が接続された、
請求項２に記載の半導体装置。
【請求項７】
前記第１絶縁膜は、第１材料を含み、
前記トランジスタは、前記第１材料よりも誘電率が高い第２材料を含む機能膜をさらに有し、
前記機能膜の一部は、前記第３方向で、前記素子分離部と前記ゲート配線との間に配置された、
請求項６に記載の半導体装置。
【請求項８】
基板の表面に沿う第１方向と、前記基板の表面に沿うとともに前記第１方向と交差した第２方向とに延びた犠牲膜を形成し、
前記基板および前記犠牲膜の一部をエッチングによって除去することで、前記犠牲膜を囲う第１空間を形成し、
前記第１空間内に素子分離部を形成し、
前記基板の厚さ方向で、前記基板と前記犠牲膜との境界に向けて前記素子分離部を除去し、
前記犠牲膜の前記第２方向に向いた側面に沿って、前記素子分離部から前記厚さ方向に延びた第１絶縁膜を形成し、
前記犠牲膜を除去して第２空間を形成し、
前記第２空間内にゲート電極を形成する、
半導体装置の製造方法。
【請求項９】
前記ゲート電極の形成とともに、前記ゲート電極から前記第２方向に延びてコンタクト電極が接続されるゲート配線を形成する、
請求項８に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体基板と、半導体基板に設けられたトランジスタとを備えた半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－０４９９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一実施形態は、電気的特性の向上を図ることができる半導体装置、および半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、基板と、トランジスタと、を備える。前記基板は、活性化領域と、素子分離部とを含む。前記素子分離部は、前記活性化領域を囲む。前記トランジスタは、第１拡散層領域および第２拡散層領域と、ゲート絶縁膜と、ゲート電極とを有する。前記第１拡散層領域および前記第２拡散層領域は、前記活性化領域に設けられている。前記ゲート絶縁膜は、前記活性化領域上に設けられている。前記ゲート電極は、前記ゲート絶縁膜に対して前記基板とは反対側に位置している。前記第１拡散層領域と第２拡散層領域とが並ぶ第１方向とは交差するとともに前記基板の表面に沿う第２方向において、前記ゲート電極の幅は、前記活性化領域の幅と比べて、同じまたは小さい。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構成例を示す断面図。
第１実施形態の１つのトランジスタに係る半導体装置の構成例を示す図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第１実施形態の半導体装置の製造方法を説明するための図。
第２実施形態の１つのトランジスタに係る半導体装置の構成例を示す図。
第２実施形態の半導体装置の製造方法を説明するための図。
第２実施形態の半導体装置の製造方法を説明するための図。
第２実施形態の半導体装置の製造方法を説明するための図。
第２実施形態の半導体装置の製造方法を説明するための図。
第２実施形態の半導体装置の製造方法を説明するための図。
半導体装置の変形例を示す図。
【発明を実施するための形態】
【０００７】
以下、実施形態の半導体装置および半導体装置の製造方法を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。「平行」、「直交」、または「同じ」とは、それぞれ「略平行」、「略直交」、または「略同じ」である場合を含み得る。「接続」とは、機械的な接続に限定されず、電気的な接続を含み得る。すなわち「接続」とは、複数の要素が直接に接続される場合に限定されず、複数の要素が別の要素を間に介在させて接続される場合を含み得る。「面する」とは、ある方向で見た場合に２つの部材が重なることを意味し、上記２つの部材の間に別の部材が存在する場合も含み得る。
【０００８】
先に、Ｘ方向、Ｙ方向、およびＺ方向について定義する。Ｘ方向およびＹ方向は、後述する半導体基板２０の表面２０ａに沿う方向である（図１、図２参照）。Ｘ方向は、後述するトランジスタ３０において、ソース領域３１とドレイン領域３２とが並ぶ方向である。本実施形態では、例えばソース領域３１からドレイン領域３２に向かう方向をＸ方向としている（図２参照）。Ｙ方向は、Ｘ方向と交差（例えば直交）するとともに、半導体基板２０の表面２０ａに沿う方向である。さらに、Ｙ方向における一方を第１側、Ｙ方向において第１側とは反対側を第２側とする。また、Ｚ方向は、半導体基板２０の表面２０ａに交差する厚さ方向であり、Ｘ方向およびＹ方向とは交差（例えば直交）している（図１、図２参照）。以下の説明では、半導体基板２０に対してトランジスタ３０が位置する側を「上」、その反対側を「下」と称する場合がある。ただしこれら表現は、便宜上のものであり、重力方向を規定するものではない。Ｘ方向は、「第１方向」の一例である。Ｙ方向は、「第２方向」の一例である。Ｚ方向は、「第３方向」および「厚さ方向」の一例である。
【０００９】
（第１実施形態）
＜１．半導体装置の構成例＞
第１実施形態について説明する。図１は、半導体装置１の構成例を示す断面図である。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリのような半導体記憶装置である。半導体装置１は、例えば、アレイチップ２、回路チップ３等を備える。
【００１０】
アレイチップ２は、情報を記憶可能なチップである。アレイチップ２は、例えば、積層体１１と、複数のメモリピラー１２と、ソース線ＳＬと、複数のビット線ＢＬとを含む。積層体１１は、複数のワード線１１ａと、複数の絶縁層１１ｂとを含む。複数のワード線１１ａと複数の絶縁層１１ｂとは、Ｚ方向に１層ずつ交互に積層されている。
（【００１１】以降は省略されています）

関連特許