TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024072596
公報種別公開特許公報(A)
公開日2024-05-28
出願番号2022183516
出願日2022-11-16
発明の名称量子デバイス
出願人日本電気株式会社
代理人個人,個人
主分類H10N 60/10 20230101AFI20240521BHJP()
要約【課題】超伝導量子回路を立体配線構造で実装する量子デバイスにおいて、複数のチップを組み立てた状態でのテストを安定した接続性能を確保して行うことを可能とするとともに、外部との接続のための接続端子領域を確保可能とする量子デバイスを提供する。
【解決手段】量子デバイス1は、超伝導量子回路を立体配線構造で実装する第1のチップ10と第2のチップ20を備える。第1のチップと第2のチップとを組み立てた状態で、第1のチップは、第2のチップの外周の側縁より張り出した領域18を有し、張り出した領域に端子12を有する。
【選択図】図1A
特許請求の範囲【請求項1】
超伝導量子回路を立体配線構造で実装する第1のチップと第2のチップを備え、
前記第1のチップと前記第2のチップとを組み立てた状態で、前記第1のチップは、前記第2のチップの外周の側縁より張り出した領域を有し、前記張り出した領域に端子を有する、ことを特徴とする量子デバイス。
続きを表示(約 1,200 文字)【請求項2】
前記第1のチップと前記第2のチップは、前記第1のチップの第1の面と、前記第2のチップの第1の面とを対向させて配置され、
前記第1のチップの前記第1の面と前記第2のチップの前記第1の面の少なくとも一方に、量子ビット回路が設けられている、ことを特徴とする請求項1に記載の量子デバイス。
【請求項3】
前記第1のチップの前記張り出した領域は、前記第2のチップの側縁から張り出した前記第1のチップの外縁部とされ、
前記第1のチップの前記外縁部に配置された前記端子は、前記第1のチップと前記第2のチップを組み立てた状態の前記第1のチップ及び/又は前記第2のチップのテストに用いられる、ことを特徴とする請求項1又は2に記載の量子デバイス。
【請求項4】
前記第1のチップの前記張り出した領域の前記端子に電気的に接続され、前記端子を介してテストが行われる被テスト回路を、前記第1のチップと前記第2のチップの少なくとも一方に備えている、ことを特徴とする請求項1又は2に記載の量子デバイス。
【請求項5】
前記第2のチップは、前記第2のチップの外周部に、前記第1のチップの前記張り出した領域の前記端子に電気的に接続され、前記端子を介してテストが行われる被テスト回路を備えたことを特徴とする請求項1又は2に記載の量子デバイス。
【請求項6】
前記第2のチップは、前記第2のチップの四つのコーナーの少なくとも一つに、前記第1のチップの前記張り出した領域の前記端子に電気的に接続され、前記端子を介してテストが行われる被テスト回路を備えた、ことを特徴とする請求項1又は2に記載の量子デバイス。
【請求項7】
前記被テスト回路は、量子ビット(qubit)、量子ビット結合器(qubit coupler)、共振器、発振器、超伝導量子干渉デバイス (Superconducting Quantum Interference Device, SQUID)、磁場印加回路の少なくとも一つを含む、ことを特徴とする請求項4に記載の量子デバイス。
【請求項8】
複数の前記端子は、前記被テスト回路の信号線に接続する信号端子と、グランドに割り当てられたグランド端子を備え、
前記信号端子の両側に前記グランド端子が配設され、相隣る前記信号端子の間の前記グランド端子は面積が前記信号端子の面積よりも大であるか、前記信号端子と同一面積の前記グランド端子の個数が1つ以上である、ことを特徴とする請求項4に記載の量子デバイス。
【請求項9】
前記第1のチップにおいて、前記第2のチップと対向する面の反対面に外部と接続する接続端子を有する、ことを特徴とする請求項1又は2に記載の量子デバイス。
【請求項10】
前記第2のチップにおいて、前記第2のチップと対向する面の反対面に外部と接続する接続端子を有する、ことを特徴とする請求項1又は2に記載の量子デバイス。

発明の詳細な説明【技術分野】
【0001】
本発明は、量子デバイスに関し、特に超伝導量子回路を備えた量子デバイスに関する。
続きを表示(約 2,400 文字)【背景技術】
【0002】
超伝導量子ビット回路を備えた量子デバイスにおいて、量子ビット数の増加に合わせて、平面から立体的な配置とする検討が進められている。立体配線構造を備えた量子デバイスの関連技術として、例えば特許文献1には、図8に示すように、量子ビット回路206のアレイが設けられた第1のチップ202と、第1のチップ202とバンプ結合214を介して対向配置され、量子ビット回路206の読み出し素子208と制御素子210、212を備えた第2のチップ204を備えた積層型の量子デバイスが開示されている。
【0003】
特許文献2には、ベース基板上に第1及び第2の量子ビット基板がフェースダウンで実装され、第1の量子ビット基板の第1の超伝導配線の2つの端部と、ベース基板上の第3の超伝導配線の一方の2つの端部とが超伝導はんだを介して接合し、第2の量子ビット基板の第2の超伝導配線の2つの端部と第3の超伝導配線の他方の2つの端部とが超伝導はんだを介して接合し、第1から第3の3つの超伝導配線は1つの連続した超伝導ループを形成した構成が開示されている。特許文献3には、量子コンピューティング装置がインターポーザに取り付けられた量子回路デバイスを備え、インターポーザは量子回路デバイスの表面上の端子(電気接点)と接続する中間層(intermediate layer)と、中間層を支持しケーブル用のコネクタを備えたコネクタ化層(connectorization layer)を含む構成が開示されている。さらに特許文献4には、量子ビットを備えた第1のチップと、前記第1のチップに結合されている第2のチップを備え、第2のチップは互いの反対側を向いた第1および第2の表面を有する基板を含み、前記第1の表面が前記第1のチップに面している構成が開示されている。
【先行技術文献】
【特許文献】
【0004】
米国特許出願公開第2020/0058702号明細書
国際公開第2018/212041号
米国特許第9836699号明細書
特許第6789385号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上記関連技術に開示された積層型の量子デバイスは、複数の部材(例えば複数のチップ)により構成されている。複数の部材を量子デバイスに組み立てる前に各々の部材を検査(テスト)するだけでは、量子デバイスに組み立てた後の量子ビット回路の特性を判定することはできない。
【0006】
本開示の目的は、超伝導量子回路を立体配線構造で実装する量子デバイスにおいて、複数のチップを組み立てた状態でのテストを、安定した接続性能を確保して行うこと可能とするとともに、外部との接続のための接続端子領域を確保可能とした量子デバイスを提供することにある。
【課題を解決するための手段】
【0007】
本開示で開示される一つの形態によれば、超伝導量子回路を立体配線構造で実装する第1のチップと第2のチップを備え、前記第1のチップと前記第2のチップとを組み立てた状態で、前記第1のチップは、前記第2のチップの外周の側縁より張り出した領域を有し、前記張り出した領域に端子を有する、ことを特徴とする量子デバイスが提供される。
【発明の効果】
【0008】
本開示によれば、超伝導量子回路を立体配線構造で実装する複数のチップを組み立てた状態でのテストを、安定した接続性能を確保して行うことを可能とするとともに、外部との接続のための接続端子領域を確保可能としている。
【図面の簡単な説明】
【0009】
本開示の実施形態の構成を説明する模式斜視図である。
本開示の実施形態の構成を説明する模式平面図である。
本開示の実施形態の構成を説明する模式端面図である。
本開示の実施形態を説明する模式平面図である。
本開示の実施形態を説明する模式平面図である。
本開示の第2の量子チップの非限定的な一例を説明する模式平面図である。
本開示の第1の量子チップの非限定的な一例を説明する模式平面図である。
本開示の量子デバイスの非限定的な一例を説明する模式断面図である。
本開示の量子デバイスの別の非限定的な例を説明する模式断面図である。
本開示の量子デバイスの非限定的な例を説明する模式平面図である。
本開示の被テスト回路(量子ビット)の非限定的な一例を説明する模式平面図である。
本開示の被テスト回路(量子ビット)の非限定的な別の例を説明する模式平面図である。
本開示の被テスト回路(結合器)の非限定的な一例を説明する模式平面図である。
本開示のプローブテストを説明する模式平面図である。
本開示の実施形態の変形例を説明する模式平面図である。
関連技術(特許文献1)を説明する図である。
【発明を実施するための形態】
【0010】
超伝導量子回路を立体配線構造で実装する量子デバイスにおいて、複数のチップを組み立てた状態で該量子デバイスのパッド(接続端子)に高周波プローブ(プローブ針)の先端を接触させてテストを行う場合、パッド表面に凹凸(傷、接触痕)が発生する。この量子デバイスを、コネクタを備えた基板(PCB(Printed Circuit Board))等に接続し該コネクタから同軸ケーブル等を介して信号発生器や信号受信機(読み出し部)に接続して動作させる場合、量子デバイスの当該パッドにおいてPCBのパッドとの間で安定した接合を得ることが困難となる場合が生じ得る。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

日本電気株式会社
量子デバイス
21日前
株式会社デンソー
表示装置
26日前
株式会社半導体エネルギー研究所
発光デバイス
14日前
キオクシア株式会社
記憶装置
20日前
キオクシア株式会社
記憶装置
20日前
キオクシア株式会社
記憶装置
20日前
株式会社アイシン
熱電発電装置
1か月前
キオクシア株式会社
半導体記憶装置
22日前
キオクシア株式会社
半導体記憶装置
22日前
キヤノン株式会社
発光素子
19日前
キオクシア株式会社
半導体装置
1か月前
株式会社東芝
光電変換素子及び太陽電池
4日前
キヤノン株式会社
有機発光素子
28日前
キヤノン株式会社
有機発光素子
28日前
株式会社エネコートテクノロジーズ
光電変換素子
13日前
東洋紡株式会社
積層体の製造方法および光電変換素子の製造方法
今日
東レ株式会社
光電変換素子、電子機器および光電変換素子の製造方法
15日前
キオクシア株式会社
磁気メモリおよびその製造方法
20日前
キオクシア株式会社
半導体記憶装置
21日前
株式会社プロテリアル
排ガス用集熱部材およびそれを用いた熱電変換装置
15日前
住友精密工業株式会社
圧電体膜基板の製造方法および圧電体膜基板
今日
北京夏禾科技有限公司
エレクトロルミネッセンス素子
12日前
キオクシア株式会社
半導体記憶装置
1か月前
株式会社ジャパンディスプレイ
表示装置
15日前
住友重機械工業株式会社
電流導入ラインおよび超伝導磁石装置
20日前
株式会社ジャパンディスプレイ
表示装置
15日前
北京夏禾科技有限公司
有機エレクトロルミネッセンス素子
14日前
キオクシア株式会社
半導体装置およびその製造方法
21日前
株式会社エネコートテクノロジーズ
光電変換素子及びその製造方法
13日前
株式会社リコー
光電変換素子、電子機器、及び電源モジュール
26日前
株式会社ジャパンディスプレイ
表示装置
15日前
キオクシア株式会社
半導体記憶素子およびその製造方法
21日前
深セン市華星光電半導体顕示技術有限公司
表示パネル及びその製造方法
19日前
株式会社ジャパンディスプレイ
表示装置の製造方法
28日前
株式会社半導体エネルギー研究所
発光デバイス、表示装置、表示モジュール、電子機器
19日前
エルジー ディスプレイ カンパニー リミテッド
発光表示装置
19日前
続きを見る