特許ウォッチ

公開番号2024080419
公報種別公開特許公報(A)
公開日2024-06-13
出願番号2022193592
出願日2022-12-02
発明の名称半導体装置、電子機器、車両
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 17/082 20060101AFI20240606BHJP(基本電子回路)
要約【課題】出力短絡状態でのアクティブクランプ動作を最適化する。
【解決手段】半導体装置1は、ゲート分割型の出力トランジスタ9と、制御信号が出力トランジスタ9をオフするときの論理レベルとなった後に出力トランジスタ9の両端間電圧をクランプ電圧以下に制限するアクティブクランプ回路26と、出力トランジスタ9の両端間電圧がクランプ電圧よりも低い閾値電圧を上回った否かを示す内部信号Vxに遅延を与えて遅延内部信号VxDを生成する遅延回路DLY1と、遅延内部信号VxDに応じて出力トランジスタ9のオン抵抗を引き上げるようにゲート制御信号G1及びG2を個別制御するゲート制御回路25と、内部信号Vx及び遅延内部信号VxDに応じて出力トランジスタ9のクランプゲート(=アクティブクランプ回路26が接続されるゲート)と非クランプゲートとの間を短絡するか否かを切り替えるゲート短絡回路GSと、を備える。
【選択図】図23
特許請求の範囲【請求項１】
複数のゲート制御信号に応じて複数のチャネル領域が個別制御されるように構成されたゲート分割型の出力トランジスタと、
制御信号が前記出力トランジスタをオフするときの論理レベルとなった後に前記出力トランジスタの両端間電圧を所定のクランプ電圧以下に制限するように構成されたアクティブクランプ回路と、
前記出力トランジスタの両端間電圧が前記クランプ電圧よりも低い所定の閾値電圧を上回った否かを示す内部信号に所定の遅延を与えて遅延内部信号を生成するように構成された遅延回路と、
前記遅延内部信号に応じて前記出力トランジスタのオン抵抗を引き上げるように前記複数のゲート制御信号を個別制御するように構成されたゲート制御回路と、
前記内部信号及び前記遅延内部信号に応じて、前記出力トランジスタにおける複数のゲートのうち、前記アクティブクランプ回路が接続されるクランプゲートと、前記アクティブクランプ回路が接続されない非クランプゲートとの間を短絡するか否かを切り替えるように構成されたゲート短絡回路と、
を備える、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記ゲート短絡回路は、前記内部信号を短絡開始信号とし、前記遅延内部信号を短絡終了信号とする、請求項１に記載の半導体装置。
【請求項３】
前記ゲート短絡回路は、前記クランプゲートと前記非クランプゲートとの間に接続された第１トランジスタと、前記クランプゲートと前記第１トランジスタの制御端との間に接続された第２トランジスタと、前記第１トランジスタの制御端と前記出力トランジスタのソースとの間に直列に接続された第３トランジスタ及び第４トランジスタと、を含み、
前記第３トランジスタは、前記内部信号に応じて駆動され、前記第４トランジスタは、前記遅延内部信号に応じて駆動される、請求項２に記載の半導体装置。
【請求項４】
前記遅延回路は、キャパシタと、前記内部信号に応じて前記キャパシタの充電電流を生成するように構成された充電電流生成部と、を含み、前記キャパシタの充電電圧を前記遅延内部信号として出力する、請求項１に記載の半導体装置。
【請求項５】
前記アクティブクランプ回路は、
前記出力トランジスタのドレイン・ゲート間に接続されるように構成されたトランジスタと、
カソードが前記トランジスタのドレインに接続されるように構成された少なくとも一つのツェナーダイオードと、
アノードが前記ツェナーダイオードのアノードに接続されてカソードが前記トランジスタのゲートに接続されるように構成された少なくとも一つのダイオードと、
を含む、請求項１に記載の半導体装置。
【請求項６】
前記内部信号は、前記アクティブクランプ回路の内部ノード電圧である、請求項５に記載の半導体装置。
【請求項７】
前記ゲート制御回路は、前記遅延内部信号に応じて前記非クランプゲートを無効とする、請求項１に記載の半導体装置。
【請求項８】
前記出力トランジスタは、電源端と負荷との間を導通／遮断するハイサイドスイッチ、または、負荷と接地端との間を導通／遮断するローサイドスイッチとして機能する、請求項１に記載の半導体装置。
【請求項９】
請求項１～８のいずれか一項に記載の半導体装置と、
前記半導体装置に接続される負荷と、
を備える、電子機器。
【請求項１０】
請求項９に記載の電子機器を備える、車両。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、半導体装置、電子機器及び車両に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
本願出願人は、以前より、車載ＩＰＤ［intelligent power device］などの半導体装置に関して、数多くの新技術を提案している（例えば特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１７／１８７７８５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、車載ＩＰＤなどの半導体装置は、一般に、誘導性負荷の逆起電力を吸収するための手段として、アクティブクランプ回路を備えている。
【０００５】
しかしながら、従来の半導体装置では、出力短絡状態でのアクティブクランプ動作について更なる検討の余地があった。
【０００６】
特に、近年では、車載用ＩＣに対して、ＩＳＯ２６２６２（自動車の電気／電子に関する機能安全についての国際規格）を順守することが求められており、車載ＩＰＤについても、より高い信頼性設計が重要となっている。
【課題を解決するための手段】
【０００７】
本明細書中に開示されている半導体装置は、複数のゲート制御信号に応じて複数のチャネル領域が個別制御されるように構成されたゲート分割型の出力トランジスタと、制御信号が前記出力トランジスタをオフするときの論理レベルとなった後に前記出力トランジスタの両端間電圧を所定のクランプ電圧以下に制限するように構成されたアクティブクランプ回路と、前記出力トランジスタの両端間電圧が前記クランプ電圧よりも低い所定の閾値電圧を上回った否かを示す内部信号に所定の遅延を与えて遅延内部信号を生成するように構成された遅延回路と、前記遅延内部信号に応じて前記出力トランジスタのオン抵抗を引き上げるように前記複数のゲート制御信号を個別制御するように構成されたゲート制御回路と、前記内部信号及び前記遅延内部信号に応じて、前記出力トランジスタにおける複数のゲートのうち、前記アクティブクランプ回路が接続されるクランプゲートと、前記アクティブクランプ回路が接続されない非クランプゲートとの間を短絡するか否かを切り替えるように構成されたゲート短絡回路と、を備える。
【０００８】
なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。
【発明の効果】
【０００９】
本明細書中に開示されている発明によれば、出力短絡状態でのアクティブクランプ動作を最適化することのできる半導体装置、電子機器及び車両を提供することが可能となる。
【図面の簡単な説明】
【００１０】
図１は、半導体装置を１つの方向から見た斜視図である。
図２は、半導体装置の電気的構造を示すブロック回路図である。
図３は、半導体装置の通常動作及びアクティブクランプ動作を説明するための回路図である。
図４は、主要な電気信号の波形図である。
図５は、図１に示す領域Ｖの断面斜視図である。
図６は、アクティブクランプ耐量及び面積抵抗率の関係を実測によって調べたグラフである。
図７は、半導体装置の通常動作を説明するための断面斜視図である。
図８は、半導体装置のアクティブクランプ動作を説明するための断面斜視図である。
図９は、第１実施形態に係る半導体装置を示すブロック回路図である。
図１０は、図９のパワーＭＩＳＦＥＴを第１ＭＩＳＦＥＴ及び第２ＭＩＳＦＥＴとして表した等価回路図である。
図１１は、図１０におけるゲート制御回路及びアクティブクランプ回路の一構成例を示す回路図である。
図１２は、アクティブクランプ動作時にパワーＭＩＳＦＥＴの第１Ｈａｌｆ－ＯＮ制御が行われる様子を示すタイミングチャートである。
図１３は、第１実施形態に係る半導体装置の出力短絡状態におけるアクティブクランプ動作を説明するための図である。
図１４は、第２実施形態に係る半導体装置を示すブロック回路図である。
図１５は、第２実施形態に係る遅延回路の一構成例を示す図である。
図１６は、第２実施形態に係る半導体装置のアクティブクランプ動作を説明するための図である。
図１７は、第３実施形態に係る半導体装置を示すブロック回路図である。
図１８は、第３実施形態に係る遅延回路の一構成例を示す図である。
図１９は、第３実施形態に係る半導体装置のアクティブクランプ動作を説明するための図（遅延回路なし）である。
図２０は、第３実施形態に係る半導体装置のアクティブクランプ動作を説明するための図（遅延回路あり）である。
図２１は、第２実施形態のアクティブクランプ動作時における出力電圧及びゲート制御信号の挙動（通常時）を示す図である。
図２２は、第２実施形態のアクティブクランプ動作時における出力電圧及びゲート制御信号の挙動（出力地絡時）を示す図である。
図２３は、第４実施形態に係る半導体装置を示すブロック回路図である。
図２４は、第４実施形態のアクティブクランプ動作時における出力電圧及びゲート制御信号の挙動（出力地絡時）を示す図である。
図２５は、車両の一構成例を示す外観図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許