特許ウォッチ

公開番号2024079742
公報種別公開特許公報(A)
公開日2024-06-11
出願番号2024043913,2021520484
出願日2024-03-19,2020-05-12
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 11/4094 20060101AFI20240604BHJP(情報記憶)
要約【課題】新規な半導体装置の提供。
【解決手段】半導体装置は、シリコン基板をチャネルに用いた第1トランジスタを有する第1制御回路と、第1制御回路上に設けられた、金属酸化物をチャネルに用いた第2トランジスタを有する第2制御回路と、第2制御回路上に設けられた、金属酸化物をチャネルに用いた第3トランジスタを有するメモリ回路と、第1制御回路と、第2制御回路と、の間の信号を伝える機能を有するグローバルビット線および反転グローバルビット線と、を有する。第1制御回路は、入力端子及び反転入力端子を有するセンスアンプ回路を有する。メモリ回路から第1制御回路にデータを読み出す第1の期間において、第2制御回路は、電荷が放電されたグローバルビット線および反転グローバルビット線にメモリ回路から読み出されるデータに応じて充電するか否かを制御する。
【選択図】図1
特許請求の範囲【請求項１】
センスアンプ回路を有する第１の制御回路と、
前記第１の制御回路上に配置される領域を有する第２の制御回路と、
前記第２の制御回路上に配置される領域を有するメモリ回路と、
前記第１の制御回路と前記第２の制御回路との間で第１の信号を伝達する機能を有するグローバルビット線及び反転グローバルビット線と、
前記第２の制御回路と前記メモリ回路との間で第２の信号を伝達する機能を有するローカルビット線と、
を有し、
前記第１の制御回路は、シリコン基板にチャネルを有する第１のトランジスタを有し、
前記第２の制御回路は、金属酸化物をチャネルに有する第２のトランジスタ乃至第６のトランジスタを有し、
前記メモリ回路は、金属酸化物をチャネルに有する第７のトランジスタを有し、
前記第２のトランジスタのゲートは、前記ローカルビット線と電気的に接続され、
前記第３のトランジスタは、前記第２のトランジスタのゲートと前記第２のトランジスタのソースまたはドレインの一方との間の導通状態を制御する機能を有し、
前記第４のトランジスタは、前記第２のトランジスタのソースまたはドレインの他方と配線と、の間の導通状態を制御する機能を有し、
前記第５のトランジスタは、前記第２のトランジスタのソースまたはドレインの一方と前記グローバルビット線との間の導通状態を制御する機能を有し、
前記第６のトランジスタのソースまたはドレインの一方にはプリチャージの電圧が与えられ、
前記第６のトランジスタのソース又はドレインの他方は、前記ローカルビット線と電気的に接続され、
前記メモリ回路から前記第１の制御回路にデータを読み出す第１の期間において、前記第２の制御回路は、電荷が放電された前記グローバルビット線及び前記反転グローバルビット線を、前記メモリ回路から読み出されるデータに応じて充電するか否かを制御する、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書は、半導体装置等について説明する。
続きを表示（約 2,600 文字）【０００２】
本明細書において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【背景技術】
【０００３】
トランジスタに適用可能な半導体として金属酸化物が注目されている。“ＩＧＺＯ”、“イグゾー”などと呼ばれるＩｎ－Ｇａ－Ｚｎ酸化物は、多元系金属酸化物の代表的なものである。ＩＧＺＯに関する研究において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓａｌｉｇｎｅｄｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（例えば、非特許文献１）。
【０００４】
チャネル形成領域に金属酸化物半導体を有するトランジスタ（以下、「酸化物半導体トランジスタ」、または「ＯＳトランジスタ」と呼ぶ場合がある。）は、極小オフ電流であることが報告されている（例えば、非特許文献１、２）。ＯＳトランジスタが用いられた様々な半導体装置が作製されている（例えば、非特許文献３、４）。
【０００５】
ＯＳトランジスタの製造プロセスは、従来のＳｉトランジスタとのＣＭＯＳプロセスに組み込むことができ、ＯＳトランジスタはＳｉトランジスタに積層することが可能である。例えば特許文献１では、ＯＳトランジスタを有するメモリセルアレイの層をＳｉトランジスタが設けられた基板上に複数積層した構成について開示している。
【先行技術文献】
【特許文献】
【０００６】
米国特許出願公開第２０１２／００６３２０８号明細書
【非特許文献】
【０００７】
Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．，“ＰｒｏｐｅｒｔｉｅｓｏｆｃｒｙｓｔａｌｌｉｎｅＩｎ－Ｇａ－Ｚｎ－ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒａｎｄｉｔｓｔｒａｎｓｉｓｔｏｒｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，” Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５３，０４ＥＤ１８（２０１４）．
Ｋ．Ｋａｔｏｅｔａｌ．，“ＥｖａｌｕａｔｉｏｎｏｆＯｆｆ－ＳｔａｔｅＣｕｒｒｅｎｔＣｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＴｒａｎｓｉｓｔｏｒＵｓｉｎｇＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＭａｔｅｒｉａｌ，Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－ＺｉｎｃＯｘｉｄｅ，”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，０２１２０１（２０１２）．
Ｓ．Ａｍａｎｏｅｔａｌ．，“ＬｏｗＰｏｗｅｒＬＣＤｉｓｐｌａｙＵｓｉｎｇＩｎ－Ｇａ－Ｚｎ－ＯｘｉｄｅＴＦＴｓＢａｓｅｄｏｎＶａｒｉａｂｌｅＦｒａｍｅＦｒｅｑｕｅｎｃｙ，“ＳＩＤＳｙｍｐ．Ｄｉｇ．Ｐａｐｅｒｓ，ｖｏｌ．４１，ｐｐ．６２６－６２９（２０１０）．
Ｔ．Ｉｓｈｉｚｕｅｔａｌ．，“ＥｍｂｅｄｄｅｄＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＭｅｍｏｒｉｅｓ：ＡＫｅｙＥｎａｂｌｅｒｆｏｒＬｏｗ－ＰｏｗｅｒＵＬＳＩ，”ＥＣＳＴｒａｎ．，ｖｏｌ．７９，ｐｐ．１４９－１５６（２０１７）．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一態様は、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、製造コストの低減を図ることができる、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において低消費電力に優れた、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、装置の小型化を図ることができる、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、読みだされるデータの信頼性に優れた、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、読みだされるデータの論理を反転させることなく書き戻しを行うことができる、新規な構成の半導体装置等を提供することを課題の一とする。
【０００９】
複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一態様は、例示した全ての課題を解決する必要はない。また、列記した以外の課題が、本明細書の記載から、自ずと明らかとなり、このような課題も、本発明の一態様の課題となり得る。
【課題を解決するための手段】
【００１０】
本発明の一態様は、シリコン基板をチャネルに用いた第１トランジスタを有する第１制御回路と、第１制御回路上に設けられた、金属酸化物をチャネルに用いた第２トランジスタを有する第２制御回路と、第２制御回路上に設けられた、金属酸化物をチャネルに用いた第３トランジスタを有するメモリ回路と、第１制御回路と、第２制御回路と、の間の信号を伝える機能を有するグローバルビット線および反転グローバルビット線と、を有し、第１制御回路は、入力端子及び反転入力端子を有するセンスアンプ回路を有し、メモリ回路から第１制御回路にデータを読み出す第１の期間において、第２制御回路は、メモリ回路から読み出されるデータに応じて、電荷が放電されたグローバルビット線および反転グローバルビット線を充電するか否かを制御する、半導体装置である。
（【００１１】以降は省略されています）

関連特許