特許ウォッチ

公開番号2024071887
公報種別公開特許公報(A)
公開日2024-05-27
出願番号2022182378
出願日2022-11-15
発明の名称パッシブミキサ回路
出願人株式会社フジクラ
代理人個人,個人,個人,個人
主分類H03D 7/00 20060101AFI20240520BHJP(基本電子回路)
要約【課題】温度変化に伴う周波数変換の線形性低下を抑制可能なパッシブミキサ回路を提供する。
【解決手段】パッシブミキサ回路は、高周波端子と、低周波端子と、局部発振周波数信号が入力される主MOSFETと、バイアス生成部と、を備え、前記バイアス生成部は、前記主MOSFETと同じ型の副MOSFETと、オペアンプを含むボルテージフォロワ回路と、抵抗素子と、を有し、前記副MOSFETのドレインおよびゲートは、ショートされるとともに、前記ボルテージフォロワ回路からの出力が直接または間接的に入力され、前記オペアンプの非反転入力端子にはリファレンス電圧が入力され、前記副MOSFETのゲート電圧に基づくゲートバイアス電圧が、前記主MOSFETのゲートに供給され、前記副MOSFETのソース電圧に基づくソース・ドレインバイアス電圧が、前記主MOSFETのソースまたはドレインに供給される。
【選択図】図1
特許請求の範囲【請求項１】
高周波信号が入出力される高周波端子と、
前記高周波信号よりも周波数が低い低周波信号が入出力される低周波端子と、
局部発振周波数信号が入力されるゲートを有する主ＭＯＳＦＥＴと、
バイアス生成部と、を備え、
前記バイアス生成部は、
前記主ＭＯＳＦＥＴと同じ型の副ＭＯＳＦＥＴと、
オペアンプを含むボルテージフォロワ回路と、
前記副ＭＯＳＦＥＴのソースに直列接続された抵抗素子と、を有し、
前記副ＭＯＳＦＥＴのドレインおよびゲートは、ショートされるとともに、前記ボルテージフォロワ回路からの出力が直接または間接的に入力され、
前記オペアンプの非反転入力端子にはリファレンス電圧が入力され、
前記副ＭＯＳＦＥＴのゲート電圧に基づいて生成されるゲートバイアス電圧が、前記主ＭＯＳＦＥＴのゲートに供給され、
前記副ＭＯＳＦＥＴのソース電圧に基づいて生成されるソース・ドレインバイアス電圧が、前記主ＭＯＳＦＥＴのソースまたはドレインに供給される、パッシブミキサ回路。
続きを表示（約 310 文字）【請求項２】
前記主ＭＯＳＦＥＴと前記副ＭＯＳＦＥＴとで、チャネル長が実質的に同じである、請求項１に記載のパッシブミキサ回路。
【請求項３】
前記主ＭＯＳＦＥＴと前記副ＭＯＳＦＥＴとで、チャネル幅が実質的に同じである、請求項２に記載のパッシブミキサ回路。
【請求項４】
前記バイアス生成部は、中間ＭＯＳＦＥＴと、カレントミラー回路と、を含み、
前記副ＭＯＳＦＥＴのドレインおよびゲートには、前記中間ＭＯＳＦＥＴおよび前記カレントミラー回路を介して、前記ボルテージフォロワ回路からの出力が間接的に入力される、請求項１から３のいずれか一項に記載のパッシブミキサ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、パッシブミキサ回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
特許文献１には、高周波信号を低周波信号（ベースバンド信号）に変換するパッシブミキサ回路が開示されている。このパッシブミキサ回路では、ＭＯＳＦＥＴＭ１，Ｍ４のゲートに局部発振周波数信号が入力される。局部発振周波数信号を用いてＭＯＳＦＥＴＭ１，Ｍ４がスイッチングを行うことで、周波数変換が行われる。このようなパッシブミキサ回路は、高周波信号の周波数変換を行うために、例えば高周波半導体回路に組み込まれて用いられる。
【先行技術文献】
【特許文献】
【０００３】
米国特許第７２７７６８２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の構成において、局部発振周波数信号が入力されるＭＯＳＦＥＴがスイッチとして機能するためには、ゲートバイアス電圧およびソース・ドレインバイアス電圧を最適値に設定する必要がある。一般的には、ゲートバイアス電圧をソース・ドレインバイアス電圧よりも、ＭＯＳＦＥＴの閾値電圧だけ大きい値に固定する。しかしながら、温度変化が生じると、ＭＯＳＦＥＴの閾値電圧が変動するため、周波数変換の線形性が低下する可能性がある。
【０００５】
本発明はこのような事情を考慮してなされ、温度変化に伴う周波数変換の線形性低下を抑制可能なパッシブミキサ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の態様１は、高周波信号が入出力される高周波端子と、前記高周波信号よりも周波数が低い低周波信号が入出力される低周波端子と、局部発振周波数信号が入力されるゲートを有する主ＭＯＳＦＥＴと、バイアス生成部と、を備え、前記バイアス生成部は、前記主ＭＯＳＦＥＴと同じ型の副ＭＯＳＦＥＴと、オペアンプを含むボルテージフォロワ回路と、前記副ＭＯＳＦＥＴのソースに直列接続された抵抗素子と、を有し、前記副ＭＯＳＦＥＴのドレインおよびゲートは、ショートされるとともに、前記ボルテージフォロワ回路からの出力が直接または間接的に入力され、前記オペアンプの非反転入力端子にはリファレンス電圧が入力され、前記副ＭＯＳＦＥＴのゲート電圧に基づいて生成されるゲートバイアス電圧が、前記主ＭＯＳＦＥＴのゲートに供給され、前記副ＭＯＳＦＥＴのソース電圧に基づいて生成されるソース・ドレインバイアス電圧が、前記主ＭＯＳＦＥＴのソースまたはドレインに供給される。
【０００７】
本発明の態様２は、態様１に係るパッシブミキサ回路であって、前記主ＭＯＳＦＥＴと前記副ＭＯＳＦＥＴとで、チャネル長が実質的に同じである。
【０００８】
本発明の態様３は、態様１または２に係るパッシブミキサ回路であって、前記主ＭＯＳＦＥＴと前記副ＭＯＳＦＥＴとで、チャネル幅が実質的に同じである。
【０００９】
本発明の態様４は、態様１から３のいずれかに係るパッシブミキサ回路であって、前記バイアス生成部は、中間ＭＯＳＦＥＴと、カレントミラー回路と、を含み、前記副ＭＯＳＦＥＴのドレインおよびゲートには、前記中間ＭＯＳＦＥＴおよび前記カレントミラー回路を介して、前記ボルテージフォロワ回路からの出力が間接的に入力される。
【発明の効果】
【００１０】
本発明の上記態様によれば、温度変化に伴う周波数変換の線形性低下を抑制可能なパッシブミキサ回路を提供できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許