特許ウォッチ

公開番号2025171674
公報種別公開特許公報(A)
公開日2025-11-20
出願番号2024077256
出願日2024-05-10
発明の名称差動リングオシレータ
出願人株式会社デンソー
代理人弁理士法人サトー
主分類H03K 3/014 20060101AFI20251113BHJP(基本電子回路)
要約【課題】リセット解除後に高速で発振開始できると共に動作の安定性を向上できるようにした差動リングオシレータを提供する。
【解決手段】クロスカップルドラッチ15、25、35は、第1インバータ11、21、31の複数出力A1～A3と第2インバータ12、22、32の複数出力B1～B3との間にそれぞれ対向接続されている。制御回路50により制御されると、第1ループL1のうちある第1インバータ11の第1出力A1をLレベルにプルダウンすると共に、第2ループL2の第2インバータ22の第2出力B2をLレベルにプルダウンすることで初期リセット状態にする。
【選択図】図1
特許請求の範囲【請求項１】
複数のｎ個の第１インバータと前記ｎ個の第２インバータとが差動対をなすように構成されると共に正帰還して構成されるループ（Ｌ１、Ｌ２；Ｌ１ａ、Ｌ２ａ）と、
前記ｎ個の第１インバータの複数出力と前記ｎ個の第２インバータの複数出力との間にそれぞれ対向接続される対向接続回路（１５、２５、３５；１５、２５、３５、４５）と、を備え、
制御回路（５０）により制御されると、前記ループのうちある前記第１インバータの第１出力（Ａ１）をＬレベルにプルダウンすると共に、前記第１インバータの第１出力（Ａ１）の次段の前記第１インバータに差動対となる前記第２インバータの第２出力（Ｂ２）をＬレベルにプルダウンすることで初期リセット状態にする差動リングオシレータ。
続きを表示（約 890 文字）【請求項２】
前記対向接続回路は、前記第１インバータの第１出力（Ａ１）をプルダウンする第１スイッチ（１３のＭ３ｎ）を備えると共に、前記第１スイッチに差動対に接続された第２スイッチ（１４のＭ４ｎ）を備える請求項１記載の差動リングオシレータ。
【請求項３】
前記制御回路により制御されると、前記第１スイッチ（１３のＭ３ｎ）により前記第１インバータの第１出力（Ａ１）をプルダウンさせる際に前記第１インバータに差動対となる前記第２インバータの第１出力（Ｂ１）を前記第２スイッチ（１４のＭ４ｎ）によりプルダウンさせる請求項２記載の差動リングオシレータ。
【請求項４】
第３スイッチ（２３のＭ３ｎａ）と、
第４スイッチ（３４のＭ４ｎ）と、を備え、
前記制御回路により制御されると、前記第１インバータの第１出力（Ａ１）の次段の第１インバータの第２出力（Ａ２）を前記第３スイッチによりＨレベルにプルアップすると共に、前記第２インバータの第２出力（Ｂ２）の次段の前記第２インバータの第３出力（Ｂ３）を前記第４スイッチによりＨレベルにプルアップする請求項１記載の差動リングオシレータ。
【請求項５】
第５スイッチ（２３のＭ３ｎａ）と、
第６スイッチ（３３のＭ３ｎ）と、を備え、
前記制御回路により制御されると、前記第１インバータの第１出力（Ａ１）の次段の第１インバータの第２出力（Ａ２）を前記第５スイッチによりＨレベルにプルアップする際に前記第１インバータの第２出力の次段の第１インバータの第３出力（Ａ３）を前記第６スイッチによりＬレベルにプルダウンする請求項４記載の差動リングオシレータ。
【請求項６】
第７スイッチ（４４のＭ４ｎ）を備え、
前記制御回路により制御されると、前記第２インバータの第３出力（Ｂ３）をＨレベルにプルアップする際に前記第２インバータの第３出力の次段の第２インバータの第４出力（Ｂ４）を前記第７スイッチによりＬレベルにプルダウンする請求項４記載の差動リングオシレータ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、差動リングオシレータに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
リングオシレータは、ＣＭＯＳインバータをリング状に縦続接続して自己発振させる回路である。リングオシレータは、供給電流を入力して変化させると発振周波数を可変制御でき、ＣＣＯ（Current-Controlled Oscillator：電流制御発振器）として動作する。さらに、リングオシレータの前段に電圧入力電流出力アンプを設置し、入力電圧により入力電流を可変して発振周波数を制御すれば、ＶＣＯ（Voltage-Controlled Oscillator：電圧制御発振器）として機能する。一定時間の発振出力をデジタルカウンタで計測すると発振周波数をデジタル値に変換できる。入力を電圧、発振周波数をデジタル出力すれば、シンプルなＡ／Ｄ変換器として動作することになり、これはＶＣＯ―ｂａｓｅｄ量子化器（VCO-based Quantizer）と称される。
【０００３】
独立したＡ／Ｄ変換器としては、リニアに変換可能な範囲が狭く分解能も高くはないが、小型、高速、低電力という特徴がある。このため、他の回路方式と組み合わせて、例えば逐次比較型Ａ／Ｄ変換器やΔΣ型Ａ／Ｄ変換器の内部の要素回路としてしばしば用いられる。リングオシレータの発振周波数を正確に計測するため、初期リセット機能が求められることがある。初期リセット時は、リングオシレータの動作開始前に各部のＨ／Ｌ状態をあらかじめ決められた状態に設定して発振を停止させ、リセット解除後には安定して発振動作を開始する。
【０００４】
従来、リングオシレータを初期リセットする方法として、ループ内にＮＡＮＤゲートまたはＮＯＲゲートなどの論理回路を挿入して出力を確定してリセットするという方法がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
特開２００６－２１７４５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
背景技術欄に示したように、論理回路を用いてリングオシレータの出力Ｈ／Ｌレベルを確定してリセットすると、リングオシレータの静的電流がゼロになる。例えば、供給可能な電源電流が制限されていると、リングオシレータの静的電流がリセット時にゼロになることで、電源電圧Ｖｄｄの動作点が供給電流Ｉｄｄの上限まで振り切ってしまう。このため、リングオシレータは、リセット解除後に発振動作を開始した直後に電源電圧Ｖｄｄ－供給電流Ｉｄｄの動作点が安定するまで動作不安定になる、という欠点がある。
【０００７】
本開示の目的は、リセット解除後にリセット前後のＶｄｄ変動を小さく抑え、リセット解除して直ちに安定発振起動できるようにした差動リングオシレータを提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の発明によれば、ループが、複数のｎ個の第１インバータとｎ個の第２インバータとが差動対をなすように構成されると共に正帰還して構成される。対向接続回路は、ｎ個の第１インバータの複数出力とｎ個の第２インバータの複数出力との間にそれぞれ対向接続される。制御回路により制御されると、第１ループのうちある第１インバータの第１出力をＬレベルにプルダウンすると共に、第１インバータの第１出力の次段の第１インバータに差動対となる第２ループの第２インバータの第２出力をＬレベルにプルダウンすることで初期リセット状態にしている。
【０００９】
請求項１記載の発明によれば、初期リセット状態においても、リセット解除後に供給電流と電源電圧の動作点を大きく変動させず、動作の安定性を向上できる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る差動リングオシレータの電気的構成図
第１実施形態に係る差動インバータセル回路の構成例その１
第１実施形態に係る差動インバータセル回路の構成例その２
第１実施形態に係る差動インバータセル回路の構成例その３
第１実施形態のリセット時における各ノードのＨ／Ｌレベル
第２実施形態に係る差動リングオシレータの電気的構成図
第２実施形態に係る差動インバータセル回路の構成例その４
第２実施形態のリセット時における各ノードのＨ／Ｌレベル
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許