特許ウォッチ

公開番号2025162359
公報種別公開特許公報(A)
公開日2025-10-27
出願番号2024065614
出願日2024-04-15
発明の名称光電変換装置および機器
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類H04N 25/79 20230101AFI20251020BHJP(電気通信技術)
要約【課題】グローバル電子シャッタ機能を実現しつつ、撮像性能の向上に有利な技術を提供する。
【解決手段】複数の画素と前記複数の画素から読み出される信号を処理する処理回路とを備え、複数の半導体基板が積層され、各画素は、光電変換素子と前記光電変換素子からの信号を増幅する増幅部と前記増幅部の出力を保持する保持容量とを含み、前記増幅部を動作させるためのバイアス電位を前記増幅部に供給するバイアス生成部をさらに備え、前記複数の半導体基板は、前記光電変換素子が配された第1半導体基板と、前記保持容量が配された第2半導体基板と、前記処理回路が配された第3半導体基板と、を含み、前記第1半導体基板と前記第3半導体基板との間に前記第2半導体基板が配され、前記増幅部は、前記第1半導体基板に配された素子および前記第2半導体基板に配された素子を含み、前記バイアス生成部は、前記第3半導体基板に配されている。
【選択図】図20
特許請求の範囲【請求項１】
複数の画素と前記複数の画素から読み出される信号を処理する処理回路とを備え、複数の半導体基板が積層された光電変換装置であって、
前記複数の画素のそれぞれは、光電変換素子と、前記光電変換素子からの信号を増幅する増幅部と、前記増幅部の出力を保持する保持容量と、を含み、
前記光電変換装置は、前記増幅部を動作させるためのバイアス電位を前記増幅部に供給するバイアス生成部をさらに備え、
前記複数の半導体基板は、前記光電変換素子が配された第１半導体基板と、前記保持容量が配された第２半導体基板と、前記処理回路が配された第３半導体基板と、を含み、前記第１半導体基板と前記第３半導体基板との間に前記第２半導体基板が配され、
前記増幅部は、前記第１半導体基板に配された素子および前記第２半導体基板に配された素子を含み、
前記バイアス生成部は、前記第３半導体基板に配されていることを特徴とする光電変換装置。
続きを表示（約 1,800 文字）【請求項２】
複数の画素と前記複数の画素から読み出される信号を処理する処理回路とを備え、複数の半導体基板が積層された光電変換装置であって、
前記複数の画素のそれぞれは、光電変換素子と、前記光電変換素子からの信号を増幅する増幅部と、前記増幅部の出力を保持する保持容量と、を含み、
前記光電変換装置は、前記増幅部を動作させるためのバイアス電位を前記増幅部に供給するバイアス生成部をさらに備え、
前記複数の半導体基板は、前記光電変換素子が配された第１半導体基板と、前記保持容量が配された第２半導体基板と、前記処理回路が配された第３半導体基板と、を含み、前記第１半導体基板と前記第３半導体基板との間に前記第２半導体基板が配され、
前記増幅部は、前記第１半導体基板に配された素子および前記第２半導体基板に配された素子を含み、
前記バイアス生成部は、前記第２半導体基板に配されていることを特徴とする光電変換装置。
【請求項３】
複数の画素と前記複数の画素から読み出される信号を処理する処理回路とを備え、複数の半導体基板が積層された光電変換装置であって、
前記複数の画素のそれぞれは、光電変換素子と、前記光電変換素子からの信号を増幅する増幅部と、前記増幅部の出力を保持する保持容量と、を含み、
前記光電変換装置は、前記増幅部を動作させるためのバイアス電位を前記増幅部に供給するバイアス生成部をさらに備え、
前記複数の半導体基板は、前記光電変換素子が配された第１半導体基板と、前記保持容量が配された第２半導体基板と、前記処理回路が配された第３半導体基板と、を含み、前記第１半導体基板と前記第３半導体基板との間に前記第２半導体基板が配され、
前記増幅部は、前記第１半導体基板に配された素子および前記第２半導体基板に配された素子を含み、
前記バイアス生成部は、前記第２半導体基板に配された素子および前記第３半導体基板に配された素子を含むことを特徴とする光電変換装置。
【請求項４】
前記増幅部は、前記第１半導体基板に配され、前記光電変換素子の出力ノードにゲート電極が接続された第１トランジスタと、前記第２半導体基板に配され、前記第１トランジスタとともにソースフォロア回路を構成する電流源としての第２トランジスタと、を含むことを特徴とする請求項１に記載の光電変換装置。
【請求項５】
前記バイアス生成部は、前記第２トランジスタのゲート電極に前記バイアス電位を供給することを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記増幅部は、前記第１半導体基板に配され、前記光電変換素子の出力ノードにゲート電極が接続された第１トランジスタと、前記第２半導体基板に配され、前記第１トランジスタとともにソースフォロア回路を構成する電流源としての第２トランジスタと、を含み、
前記バイアス生成部は、前記第２トランジスタのゲート電極に前記バイアス電位を供給するために、前記第２トランジスタとカレントミラーを構成する第３トランジスタを含み、
前記第３トランジスタは、前記第２半導体基板に配されることを特徴とする請求項３に記載の光電変換装置。
【請求項７】
前記増幅部および前記バイアス生成部は、共通の電源ラインから電力が供給されることを特徴とする請求項１に記載の光電変換装置。
【請求項８】
前記処理回路は、ＡＤ変換回路を含むことを特徴とする請求項１に記載の光電変換装置。
【請求項９】
前記増幅部と前記ＡＤ変換回路とは、互いに異なる電源ラインから電力が供給されることを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記増幅部を第１増幅部、前記バイアス生成部を第１バイアス生成部として、
前記処理回路は、前記保持容量から読み出された信号を増幅する第２増幅部を含み、
前記光電変換装置は、前記第２増幅部を動作させるためのバイアス電位を前記第２増幅部に供給する第２バイアス生成部をさらに備えることを特徴とする請求項１に記載の光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置および機器に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
光電変換装置において、複数の画素のそれぞれに配された光電変換素子のリセットや光電変換素子からの電荷の読み出しを同時に行うグローバル電子シャッタ動作を行うことが提案されている。特許文献１には、信号電荷を電圧に変換して保持する電圧保持型のグローバル電子シャッタ機能を備えたイメージセンサが示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－０５１５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光電変換装置の撮像性能を向上させるために、複数の半導体基板を積層させ、それぞれの基板に光電変換装置の各構成を分散して配することが考えられる。
【０００５】
本発明は、グローバル電子シャッタ機能を実現しつつ、撮像性能の向上に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題に鑑みて、本発明の実施形態に係る光電変換装置は、複数の画素と前記複数の画素から読み出される信号を処理する処理回路とを備え、複数の半導体基板が積層された光電変換装置であって、前記複数の画素のそれぞれは、光電変換素子と、前記光電変換素子からの信号を増幅する増幅部と、前記増幅部の出力を保持する保持容量と、を含み、前記光電変換装置は、前記増幅部を動作させるためのバイアス電位を前記増幅部に供給するバイアス生成部をさらに備え、前記複数の半導体基板は、前記光電変換素子が配された第１半導体基板と、前記保持容量が配された第２半導体基板と、前記処理回路が配された第３半導体基板と、を含み、前記第１半導体基板と前記第３半導体基板との間に前記第２半導体基板が配され、前記増幅部は、前記第１半導体基板に配された素子および前記第２半導体基板に配された素子を含み、前記バイアス生成部は、前記第３半導体基板に配されていることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、光電変換装置の性能向上に有利な技術を提供することができる。
【図面の簡単な説明】
【０００８】
本実施形態の光電変換装置の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の駆動タイミングを説明する図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置の画素および処理回路の構成例を示す回路図。
図１の光電変換装置の積層構造の構成例を示す図。
図１の光電変換装置が組み込まれた機器の構成例を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【００１０】
図１～図２３を参照して、本開示の実施形態による光電変換装置について説明する。図１は、本実施形態にかかる光電変換装置１の概略構成図である。光電変換装置１は、受光した被写体像を光電変換し、その電気信号をアナログデジタル（ＡＤ）変換して、デジタル信号として出力する。光電変換装置１は、画素部１０、タイミング生成部２０、駆動制御部３０、増幅部４０、ＡＤ変換部５０、メモリ部６０、読出走査部７０、デジタル信号処理部８０、出力部９０を含む。画素部１０は、複数の行および複数の列を構成するように、２次元行列状に配された複数の画素１１を備える。画素部１０、増幅部４０、ＡＤ変換部５０には、バイアス生成部１２、４１、５１がそれぞれ接続され、画素部１０、増幅部４０、ＡＤ変換部５０それぞれの動作のためのバイアス電位が供給される。複数の画素１１から読み出される信号、より具体的にはアナログ信号を処理する増幅部４０およびＡＤ変換部５０を、以下、処理回路と称する場合がある。
（【００１１】以降は省略されています）

関連特許