特許ウォッチ

公開番号2025137939
公報種別公開特許公報(A)
公開日2025-09-25
出願番号2024036474
出願日2024-03-11
発明の名称半導体回路
出願人新電元工業株式会社
代理人めぶき弁理士法人
主分類H02M 7/48 20070101AFI20250917BHJP(電力の発電,変換,配電)
要約【課題】ワイドバンドギャップ半導体を用いた半導体回路であって、スイッチング素子のゲートに発生するリンギングを抑えることができる半導体回路を提供する。
【解決手段】少なくとも1つのスイッチング素子Qを有するスイッチング回路10と、グランド配線50と、スイッチング回路10とグランド配線50との間に接続された電流検出回路30とを備える半導体回路であって、スイッチング回路10とグランド配線50との間には、電流検出回路30に対して並列の関係でノイズ除去用回路40が接続されている半導体回路1。
【選択図】図1
特許請求の範囲【請求項１】
少なくとも１つのスイッチング素子を有するスイッチング回路と、グランド配線と、前記スイッチング回路と前記グランド配線との間に接続された電流検出回路とを備える半導体回路であって、
前記スイッチング回路と前記グランド配線との間には、前記電流検出回路に対して並列の関係でノイズ除去用回路が接続されていることを特徴とする半導体回路。
続きを表示（約 990 文字）【請求項２】
前記ノイズ除去用回路は、抵抗とコンデンサが直列に接続されたＲＣ直列回路であることを特徴とする請求項１に記載の半導体回路。
【請求項３】
前記スイッチング回路は、ハイサイドスイッチング素子及びローサイドスイッチング素子を有するハーフブリッジ回路を含む回路であり、
前記ノイズ除去用回路は、前記ローサイドスイッチング素子と前記グランド配線との間に接続されていることを特徴とする請求項１に記載の半導体回路。
【請求項４】
前記スイッチング回路は、２つの前記ハーフブリッジ回路が並列に接続されたフルブリッジ回路であることを特徴とする請求項３に記載の半導体回路。
【請求項５】
前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子はともにトランジスタからなることを特徴とする請求項３又は４に記載の半導体回路。
【請求項６】
前記ハイサイドスイッチング素子はダイオードからなり、前記ローサイドスイッチング素子はトランジスタからなることを特徴とする請求項３又は４に記載の半導体回路。
【請求項７】
前記スイッチング回路は、３つ以上の前記ハーフブリッジ回路が並列に接続された回路であることを特徴とする請求項３に記載の半導体回路。
【請求項８】
前記スイッチング回路はパッケージの内部に収容され、
前記電流検出回路及び前記ノイズ除去用回路はともに前記パッケージの外部に配置された構造を有することを特徴とする請求項１に記載の半導体回路。
【請求項９】
前記スイッチング回路、並びに、前記ＲＣ直列回路を構成する前記抵抗及び前記コンデンサのうちの一方はパッケージの内部に収容され、
前記電流検出回路、並びに、前記ＲＣ直列回路を構成する前記抵抗及び前記コンデンサのうちの他方は前記パッケージの外部に配置された構造を有することを特徴とする請求項２に記載の半導体回路。
【請求項１０】
前記スイッチング回路及び前記ノイズ除去用回路はともにパッケージの内部に収容され、
前記電流検出回路は前記パッケージの外部に配置された構造を有することを特徴とする請求項１に記載の半導体回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
ワイドバンドギャップ半導体を用いた半導体回路が知られている（例えば、特許文献１参照。）。ワイドバンドギャップ半導体は、高耐圧化、大電力化、高周波数化が可能なデバイスであるため、ワイドバンドギャップ半導体を用いた半導体回路は、高耐圧、大電力、高周波数の回路となり、さまざまな用途に用いられている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１１５７０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ワイドバンドギャップ半導体を用いた半導体回路は、スイッチングが高速のため寄生インダクタンスが要因で損失やリンギングが発生しやすい。リンギングはスイッチング素子のドレイン（コレクタ）だけでなくソース（エミッタ）にも発生する。ソース（エミッタ）に発生したリンギングは、スイッチング素子の容量を通してゲートにも発生し、スイッチング素子の誤オンを発生させ、スイッチング素子の破損を招く恐れがある。ゲートのリンギングは、スイッチング素子－グランド配線間のインピーダンスが大きくなる回路(例えば、電流検出をソース（エミッタ）に電流検出用素子を接続して行う回路)で特に起こりやすい。このため、スイッチング素子に発生するリンギングの低減が課題となっていた。
【０００５】
そこで、本発明は、スイッチング素子のゲートに発生するリンギングを抑えることができる半導体回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
［１］本発明の半導体回路は、少なくとも１つのスイッチング素子を有するスイッチング回路と、グランド配線と、前記スイッチング回路と前記グランド配線との間に接続された電流検出回路とを備える半導体回路であって、前記スイッチング回路と前記グランド配線との間には、前記電流検出回路に対して並列の関係でノイズ除去用回路が接続されていることを特徴とする。
【０００７】
［２］本発明の半導体回路において、前記ノイズ除去用回路は、抵抗とコンデンサが直列に接続されたＲＣ直列回路であることが好ましい。
【０００８】
［３］本発明の半導体回路において、前記スイッチング回路は、ハイサイドスイッチング素子及びローサイドスイッチング素子を有するハーフブリッジ回路を含む回路であり、前記ノイズ除去用回路は、前記ローサイドスイッチング素子と前記グランド配線との間に接続されていることが好ましい。
【０００９】
［４］本発明の半導体回路において、前記スイッチング回路は、２つの前記ハーフブリッジ回路が並列に接続されたフルブリッジ回路であることが好ましい。
【００１０】
［５］本発明の半導体回路において、前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子はともにトランジスタからなることが好ましい。
（【００１１】以降は省略されています）

関連特許