特許ウォッチ

公開番号2025133035
公報種別公開特許公報(A)
公開日2025-09-10
出願番号2025008102
出願日2025-01-20
発明の名称半導体パッケージ
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H01L 25/07 20060101AFI20250903BHJP(基本的電気素子)
要約【課題】2個のダイが積層された半導体パッケージ及びその製造方法を提供する。
【解決手段】本発明の半導体パッケージは、複数の半導体チップと、複数の半導体チップの間に介在する複数のボンディングパッドと、複数の半導体チップの間で複数のボンディングパッドを取り囲むボンディング絶縁層と、複数のボンディングパッドの間に介在するボイド制御部と、を備え、複数のボンディングパッドは、複数の半導体チップに直接連結され、ボンディング絶縁層は、複数の半導体チップに直接連結され、ボイド制御部は、ボンディング絶縁層、複数の半導体チップのうちのいずれか1つの半導体チップ及びボンディング絶縁層、又は複数の半導体チップ及びボンディング絶縁層により閉鎖された(closed)空洞である。
【選択図】図1

特許請求の範囲【請求項１】
複数の半導体チップと、
前記複数の半導体チップ間に介在する複数のボンディングパッドと、
前記複数の半導体チップの間で前記複数のボンディングパッドを取り囲むボンディング絶縁層と、
前記複数のボンディングパッドの間に介在するボイド制御部と、を備え、
前記複数のボンディングパッドは、前記複数の半導体チップに直接連結され、
前記ボンディング絶縁層は、前記複数の半導体チップに直接連結され、
前記ボイド制御部は、前記ボンディング絶縁層、前記複数の半導体チップのうちのいずれか１つの半導体チップ及び前記ボンディング絶縁層、又は前記複数の半導体チップ及び前記ボンディング絶縁層により閉鎖された（ｃｌｏｓｅｄ）空洞であることを特徴とする半導体パッケージ。
続きを表示（約 1,300 文字）【請求項２】
前記ボイド制御部の垂直高は、前記ボンディング絶縁層の垂直高と同一であるか又はそれよりも小さいことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記ボイド制御部は、前記ボンディング絶縁層の一部を挟んで前記複数のボンディングパッドから離隔されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記ボイド制御部は、前記複数の半導体チップのうちのいずれか１つの半導体チップと前記ボンディング絶縁層との間に介在することを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記ボイド制御部は、前記複数の半導体チップのうちの第１半導体チップとは前記ボンディング絶縁層のうちの第１部分を挟んで離隔され、
前記ボイド制御部は、前記複数の半導体チップのうちの第２半導体チップとは前記ボンディング絶縁層のうちの第２部分を挟んで離隔されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記ボイド制御部は、一方向に延びるライン状を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記ボイド制御部は、十字状を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記複数のボンディングパッドは、少なくとも１行、少なくとも１列、又はそれらの組み合わせからなり、
前記ボイド制御部は、前記複数のボンディングパッドからなる少なくとも１行に第１水平方向にオーバーラップするか、又は少なくとも１列に第２水平方向にオーバーラップすることを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記ボイド制御部の一端部は、前記複数の半導体チップのチップエッジに対面することを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
互いに反対になる活性面と非活性面とを有する第１半導体基板、及び前記第１半導体基板を貫通する複数の第１貫通電極を含む第１半導体チップと、
互いに反対になる活性面と非活性面とを有する第２半導体基板、及び前記第２半導体基板を貫通する複数の第２貫通電極をそれぞれ含み、前記第２半導体基板の活性面が前記第１半導体基板の非活性面に向かうように前記第１半導体チップ上に積層され、最下端第２半導体チップ及び最上端第２半導体チップを含む複数の第２半導体チップと、
前記第１半導体チップと前記最下端第２半導体チップとの間、及び互いに隣接する前記複数の第２半導体チップの間にそれぞれ介在し、前記複数の第１貫通電極と前記複数の第２貫通電極とを電気的に連結する複数のボンディングパッドと、
前記第１半導体チップと前記最下端第２半導体チップとの間、及び互いに隣接する前記複数の第２半導体チップの間で前記複数のボンディングパッドを取り囲むボンディング絶縁層と、
前記複数のボンディングパッドの間に介在する第１ボイド制御部と、を備え、
前記第１ボイド制御部は、空洞を含むことを特徴とする半導体パッケージ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージに係り、より詳細には、２個のダイがウェーハツーウェーハ（ｗａｆｅｒｔｏｗａｆｅｒ）ボンディングで直に積層された半導体パッケージに関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
電子産業の飛躍的な発展及びユーザの要求によって、電子機器はより小型化及び軽量化されている。電子機器の小型化及び軽量化により、それに使用される半導体パッケージも小型化及び軽量化されており、且つ半導体パッケージは、高集積化及び高速化が要求されている。そのような半導体パッケージの高集積化及び高速化の要求により、積層された半導体チップを含む半導体パッケージが開発されている。
【先行技術文献】
【特許文献】
【０００３】
韓国公開特許第１０－２００８－０００１６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、２個のダイが積層された半導体チップを有する半導体パッケージを提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明の一態様による半導体パッケージは、複数の半導体チップと、前記複数の半導体チップの間に介在する複数のボンディングパッドと、前記複数の半導体チップの間で前記複数のボンディングパッドを取り囲むボンディング絶縁層と、前記複数のボンディングパッドの間に介在するボイド制御部と、を備え、前記複数のボンディングパッドは、前記複数の半導体チップに直接連結され、前記ボンディング絶縁層は、前記複数の半導体チップに直接連結され、前記ボイド制御部は、前記ボンディング絶縁層、前記複数の半導体チップのうちのいずれか１つの半導体チップ及び前記ボンディング絶縁層、又は前記複数の半導体チップ及び前記ボンディング絶縁層により閉鎖された（ｃｌｏｓｅｄ）空洞である。
【０００６】
上記目的を達成するためになされた本発明の他の態様による半導体パッケージは、互いに反対になる活性面と非活性面とを有する第１半導体基板、及び前記第１半導体基板を貫通する複数の第１貫通電極を含む第１半導体チップと、互いに反対になる活性面と非活性面とを有する第２半導体基板、及び前記第２半導体基板を貫通する複数の第２貫通電極をそれぞれ含み、前記第２半導体基板の活性面が前記第１半導体基板の非活性面に向かうように前記第１半導体チップ上に積層され、最下端第２半導体チップ及び最上端第２半導体チップを含む複数の第２半導体チップと、前記第１半導体チップと前記最下端第２半導体チップとの間、及び互いに隣接する前記複数の第２半導体チップの間にそれぞれ介在し、前記複数の第１貫通電極と前記複数の第２貫通電極とを電気的に連結する複数のボンディングパッドと、前記第１半導体チップと前記最下端第２半導体チップとの間、及び互いに隣接する前記複数の第２半導体チップの間で前記複数のボンディングパッドを取り囲むボンディング絶縁層と、前記複数のボンディングパッドの間に介在する第１ボイド制御部と、を備え、前記第１ボイド制御部は、空洞を含む。
【発明の効果】
【０００７】
本発明の半導体パッケージは、第１半導体チップ及び複数の第２半導体チップが順次に直接（ｄｉｒｅｃｔ）ボンディングされて形成されるため、直接ボンディング時に第１半導体チップと複数の第２半導体チップとの表面粗度によるボンディング欠陥又はボイド（ｖｏｉｄ）が発生することを制御することができる。また本発明の半導体パッケージは、複数のボイド制御部を介してボンディング欠陥又はボイドを制御することが可能なため、信頼性を向上させた半導体パッケージを提供することができる。
【０００８】
本発明の効果は上述した効果に限定されるものではなく、言及していない効果は、本明細書及び図面から本発明が属する技術分野で通常の知識を有する者に明確に理解されるであろう。
【図面の簡単な説明】
【０００９】
本発明の一実施形態によるボンディング構造物を説明するための概略的な断面図である。
本発明の一実施形態によるボンディング構造物の第１例を説明するための概略的な平面図である。
本発明の一実施形態によるボンディング構造物の第２例を説明するための概略的な平面図である。
本発明の一実施形態によるボンディング構造物の第３例を説明するための概略的な平面図である。
本発明の一実施形態によるボンディング構造物の第４例を説明するための概略的な平面図である。
本発明の一実施形態によるボンディング構造物の第５例を説明するための概略的な平面図である。
本発明の他の実施形態によるボンディング構造物を説明するための概略的な断面図である。
本発明の更に他の実施形態によるボンディング構造物を説明するための概略的な断面図である。
本発明の一実施形態による半導体パッケージを説明するための断面図である。
本発明の一実施形態による半導体パッケージの製造方法を説明するための工程順に示す断面図である。
本発明の一実施形態による半導体パッケージの製造方法を説明するための工程順に示す断面図である。
本発明の一実施形態による半導体パッケージの製造方法を説明するための工程順に示す断面図である。
本発明の一実施形態による半導体パッケージの製造方法を説明するための工程順に示す断面図である。
本発明の一実施形態による半導体パッケージの製造方法を説明するための工程順に示す断面図である。
【発明を実施するための形態】
【００１０】
本発明の利点及び特徴、そしてそれらを達成する方法は、図面と共に詳細に後述する実施形態を参照すれば明確になるであろう。しかし、本発明は、後述する実施形態に限定されるものではなく、それぞれ異なる多様な形態に具現され得る。但し、本実施形態は、発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲によって定義される。図面で層及び領域の相対的な大きさは、説明の明瞭性のために誇張されたものである。
（【００１１】以降は省略されています）

関連特許