特許ウォッチ

公開番号2025122346
公報種別公開特許公報(A)
公開日2025-08-21
出願番号2024017742
出願日2024-02-08
発明の名称半導体装置及びその製造方法
出願人富士電機株式会社
代理人個人,個人
主分類H10D 30/65 20250101AFI20250814BHJP()
要約【課題】配線直下におけるn型ウェル領域の不純物濃度の低下を防止でき、リーク経路の発生を防止することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、第1導電型の半導体基体の上面側に第2導電型のウェル領域を形成する工程と、ウェル領域の上面側に第1導電型の複数のチャネル形成領域を形成する工程と、ウェル領域の上面側に第2導電型の複数のドリフト領域を、複数のチャネル形成領域と交互に形成する工程と、チャネル形成領域の上面側にゲート絶縁膜を介して複数のゲート電極を形成する工程と、ウェル領域の上方に配線を形成する工程を含み、ウェル領域を形成する工程は、互いに幅の異なるスリット状の複数の第1イオン注入領域を形成すると共に、相対的に幅の狭い第1イオン注入領域の端部側で、且つ配線に重なる位置に第2イオン注入領域を形成し、熱処理によりウェル領域を形成することを含む。
【選択図】図8A
特許請求の範囲【請求項１】
第１導電型の半導体基体と、
前記半導体基体の上面側に設けられた第２導電型のウェル領域と、
前記ウェル領域の上面側に設けられ、平面視において一方向に互いに平行に延伸する第１導電型の複数のチャネル形成領域と、
前記ウェル領域の上面側に、前記複数のチャネル形成領域と交互に設けられ、前記一方向に互いに平行に延伸する第２導電型の複数のドリフト領域と、
前記複数のチャネル形成領域の上面側にそれぞれ設けられた第２導電型の担体供給領域と、
前記複数のドリフト領域の上面側にそれぞれ設けられた第２導電型の担体受領領域と、
前記担体供給領域及び前記ウェル領域に挟まれた前記チャネル形成領域の上面側にゲート絶縁膜を介して設けられ、前記一方向に互いに平行に延伸する複数のゲート電極と、
前記ウェル領域の上方に設けられ、前記一方向における前記複数のチャネル形成領域及び前記複数のドリフト領域の端部側で、前記一方向に直交する方向に延伸する配線と、
を備え、
隣り合う前記ドリフト領域に挟まれた前記チャネル形成領域の前記端部側で、且つ前記配線に重なる位置の前記ウェル領域の不純物濃度が、前記複数のドリフト領域の前記端部側で、且つ前記配線に重なる位置の前記ウェル領域の不純物濃度以上である、半導体装置。
続きを表示（約 890 文字）【請求項２】
隣り合う前記ゲート電極をそれぞれ含む２つのトランジスタセルが、前記担体供給領域を共通して使用し、前記担体供給領域を中心として線対称に設けられている
請求項１に記載の半導体装置。
【請求項３】
隣り合う前記ゲート電極をそれぞれ含む２つのトランジスタセルが、前記担体受領領域を共通して使用し、前記担体受領領域を中心として線対称に設けられている
請求項１に記載の半導体装置。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記ウェル領域を形成する工程は、
第２導電型の不純物をイオン注入することにより、前記一方向に互いに平行に延伸し、互いに幅の異なるスリット状の複数の第１イオン注入領域を形成すると共に、前記複数の第１イオン注入領域のうちの相対的に幅の狭い前記第１イオン注入領域の端部側で、且つ前記配線に重なる位置に、前記一方向に直交する方向に延伸する第２イオン注入領域を形成し、
熱処理により、前記第１イオン注入領域及び前記第２イオン注入領域に注入された不純物を横方向に拡散させて、前記ウェル領域を形成する
ことを含む、半導体装置の製造方法。
【請求項５】
前記相対的に幅の狭い前記第１イオン注入領域を、隣り合う前記ドリフト領域に挟まれる前記チャネル形成領域に重なる位置に形成する
請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２イオン注入領域を、前記相対的に幅の狭い前記第１イオン注入領域の端部に接続するように形成する
請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記第２イオン注入領域を、前記相対的に幅の狭い前記第１イオン注入領域の端部から離隔して形成する
請求項４又は５に記載の半導体装置の製造方法。
【請求項８】
前記第２イオン注入領域を、前記一方向に直交する方向に互いに離隔して複数形成する
請求項４又は５に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置及びその製造方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１は、ゲート電極の長手方向と直交する短手方向（ゲート長方向）に沿ってソース領域とドレイン領域とを交互に複数配置した横型ＭＯＳＦＥＴを開示する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－２３３０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
横型ＭＯＳＦＥＴ等の半導体装置において、ｐ型半導体基板の上面側に、耐圧構造を構成するｎ型ウェル領域が設けられている。ｎ型ウェル領域を形成する際に、ｎ型ウェル領域の不純物濃度を調整するため、ｎ型不純物イオンを複数のスリット状に注入し、注入されたｎ型不純物を熱処理により活性化させて、１つのｎ型ウェル領域を形成する。
【０００５】
しかし、スリット状のイオン注入領域に細い部分があると、注入されたｎ型不純物が横方向に十分に拡散されず、ｎ型ウェル領域に不純物濃度が局所的に低い領域が形成される場合がある。この不純物濃度が低い領域に配線が重なると、不純物濃度が低い領域の表面にチャネルが形成されて、リーク経路となる。
【０００６】
上記問題に鑑み、本開示は、配線直下におけるｎ型ウェル領域の不純物濃度の低下を防止でき、リーク経路の発生を防止することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様によれば、第１導電型の半導体基体と、半導体基体の上面側に設けられた第２導電型のウェル領域と、ウェル領域の上面側に設けられ、平面視において一方向に互いに平行に延伸する第１導電型の複数のチャネル形成領域と、ウェル領域の上面側に、複数のチャネル形成領域と交互に設けられ、一方向に互いに平行に延伸する第２導電型の複数のドリフト領域と、複数のチャネル形成領域の上面側にそれぞれ設けられた第２導電型の担体供給領域と、複数のドリフト領域の上面側にそれぞれ設けられた第２導電型の担体受領領域と、担体供給領域及びウェル領域に挟まれたチャネル形成領域の上面側にゲート絶縁膜を介して設けられ、一方向に互いに平行に延伸する複数のゲート電極と、ウェル領域の上方に設けられ、一方向における複数のチャネル形成領域及び複数のドリフト領域の端部側で、一方向に直交する方向に延伸する配線とを備え、隣り合うドリフト領域に挟まれたチャネル形成領域の端部側で、且つ配線に重なる位置のウェル領域の不純物濃度が、複数のドリフト領域の端部側で、且つ配線に重なる位置のウェル領域の不純物濃度以上である半導体装置であることを要旨とする。
【０００８】
また、上記半導体装置の製造方法であって、ウェル領域を形成する工程は、第２導電型の不純物をイオン注入することにより、一方向に互いに平行に延伸し、互いに幅の異なるスリット状の複数の第１イオン注入領域を形成すると共に、複数の第１イオン注入領域のうちの相対的に幅の狭い第１イオン注入領域の端部側で、且つ配線に重なる位置に、一方向に直交する方向に延伸する第２イオン注入領域を形成し、熱処理により、第１イオン注入領域及び第２イオン注入領域に注入された不純物を横方向に拡散させて、ウェル領域を形成することを含む半導体装置の製造方法であることを要旨とする。
【発明の効果】
【０００９】
本開示によれば、配線直下におけるｎ型ウェル領域の不純物濃度の低下を防止でき、リーク経路の発生を防止することができる半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る半導体装置の断面図である。
第１実施形態に係る半導体装置の平面図である。
第１実施形態に係る半導体装置の平面図である。
図２及び図３のＡ－Ａ´線で切断した断面図である。
図２及び図３のＢ－Ｂ´線で切断した断面図である。
第１実施形態に係る半導体装置の製造方法を説明するための断面図である。
第１実施形態に係る半導体装置の製造方法を説明するための断面図である。
第１実施形態に係る半導体装置の製造方法を説明するための平面図である。
第１実施形態に係る半導体装置の製造方法を説明するための平面図である。
図８Ａ及び図８ＢのＡ－Ａ´線で切断した断面図である。
図８Ａ及び図８ＢのＢ－Ｂ´線で切断した断面図である。
第１実施形態に係る半導体装置の製造方法を説明するための図６に引き続く断面図である。
図１１の段階での図８Ａ及び図８ＢのＡ－Ａ´線で切断した断面図である。
図１１の段階での図８Ａ及び図８ＢのＢ－Ｂ´線で切断した断面図である。
第１実施形態に係る半導体装置の製造方法を説明するための図１１に引き続く断面図である。
第１実施形態に係る半導体装置の製造方法を説明するための図１４に引き続く断面図である。
第１実施形態に係る半導体装置の製造方法を説明するための図１５に引き続く断面図である。
第１比較例に係る半導体装置の断面図である。
第１比較例に係る半導体装置の製造方法を説明するための断面図である。
第２比較例に係る半導体装置の製造方法を説明するための平面図である。
第２実施形態に係る半導体装置の製造方法を説明するための平面図である。
第３実施形態に係る半導体装置の製造方法を説明するための平面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許