特許ウォッチ

公開番号2025120760
公報種別公開特許公報(A)
公開日2025-08-18
出願番号2024015832
出願日2024-02-05
発明の名称半導体モジュール
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H01L 25/07 20060101AFI20250808BHJP(基本的電気素子)
要約【課題】半導体モジュールにおいて、寄生インダクタンスを低減する。
【解決手段】半導体モジュール100は、内部配線に用いられる導電性パターン30と導電性パターンと並列に設けられた1または複数のワイヤ部50と、を備え、導電性パターンは、予め定められた幅を有する配線領域32と1または複数のワイヤ部と並列に設けられた並列領域35と、を有する並列領域は、1または複数のワイヤ部の両端がそれぞれ連結される一対の連結領域33と、一対の連結領域の間に設けられ、配線領域及び前記一対の連結領域よりも幅の狭い狭小領域34とを含む。
【選択図】図1C
特許請求の範囲【請求項１】
半導体モジュールの内部配線に用いられる導電性パターンと、
前記導電性パターンと並列に設けられた１または複数のワイヤ部と、
を備え、
前記導電性パターンは、
予め定められた幅を有する配線領域と
前記１または複数のワイヤ部と並列に設けられた並列領域と、
を有し、
前記並列領域は、
前記１または複数のワイヤ部の両端がそれぞれ連結される一対の連結領域と、
前記一対の連結領域の間に設けられ、前記配線領域および前記一対の連結領域よりも幅の狭い狭小領域と
を含む、半導体モジュール。
続きを表示（約 970 文字）【請求項２】
前記導電性パターンの幅方向において、前記狭小領域の幅は、前記配線領域の幅の１５％以上、５０％以下である
請求項１に記載の半導体モジュール。
【請求項３】
前記１または複数のワイヤ部を流れる電流は、前記並列領域を流れる電流の２５％以上、５０％以下である
請求項１に記載の半導体モジュール。
【請求項４】
前記導電性パターンは、複数の前記並列領域を有する
請求項１に記載の半導体モジュール。
【請求項５】
前記複数の並列領域は、前記導電性パターンにおいて直列に配置される
請求項４に記載の半導体モジュール。
【請求項６】
前記導電性パターンの延伸方向において、前記１または複数のワイヤ部の長さは、３ｍｍ以上、８ｍｍ以下である
請求項１に記載の半導体モジュール。
【請求項７】
前記１または複数のワイヤ部は、
複数のボンディングワイヤと、
前記複数のボンディングワイヤの端部に設けられ、前記複数のボンディングワイヤと接続される複数のボンディング部と
を含み、
前記複数のボンディング部は、前記配線領域の幅方向において、予め定められた間隔で前記配線領域の一端から他端まで設けられる
請求項１から６のいずれか一項に記載の半導体モジュール。
【請求項８】
前記複数のボンディング部の前記予め定められた間隔は、前記複数のボンディングワイヤのそれぞれのボンディングワイヤの直径よりも小さい
請求項７に記載の半導体モジュール。
【請求項９】
前記配線領域の幅方向において、前記複数のボンディング部のうち、前記配線領域の最も端部側に配置されたボンディング部と、前記配線領域の端部との間隔は、前記複数のボンディングワイヤのそれぞれのボンディングワイヤの直径よりも小さい
請求項７に記載の半導体モジュール。
【請求項１０】
前記複数のボンディングワイヤのそれぞれのボンディングワイヤの直径は、３００μｍ以上、６００μｍ以下である
請求項７に記載の半導体モジュール。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体モジュールに関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
特許文献１、特許文献２、特許文献３および特許文献４には、回路パターンの上方に配線部材を設けることが開示されている。また、特許文献５には、「グランド線２３の延長方向に沿って、細長い導電体２４を重ねて形成」することが記載されている。
［先行技術文献］
［特許文献］
［特許文献１］国際公開第２０２１－００２１３２号
［特許文献２］特開２０１０－２５１５５１号公報
［特許文献３］特開２００１－８５６１１号公報
［特許文献４］特開平６－３３８６６８号公報
［特許文献５］特開２０１４－１７５６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体モジュールにおいて、寄生インダクタンスを低減することが望ましい。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、半導体モジュールの内部配線に用いられる導電性パターンと、前記導電性パターンと並列に設けられた１または複数のワイヤ部と、を備え、前記導電性パターンは、予め定められた幅を有する配線領域と前記１または複数のワイヤ部と並列に設けられた並列領域と、を有する、半導体モジュールを提供する。前記並列領域は、前記１または複数のワイヤ部の両端がそれぞれ連結される一対の連結領域と、前記一対の連結領域の間に設けられ、前記配線領域および前記一対の連結領域よりも幅の狭い狭小領域とを含んでよい。
【０００５】
上記半導体モジュールにおける、前記導電性パターンの幅方向において、前記狭小領域の幅は、前記配線領域の幅の１５％以上、５０％以下であってよい。
【０００６】
上記いずれかの半導体モジュールにおいて、前記１または複数のワイヤ部を流れる電流は、前記並列領域を流れる電流の２５％以上、５０％以下であってよい。
【０００７】
上記いずれかの半導体モジュールにおいて、前記導電性パターンは、複数の前記並列領域を有してよい。
【０００８】
上記いずれかの半導体モジュールにおいて、前記複数の並列領域は、前記導電性パターンにおいて直列に配置されてよい。
【０００９】
上記いずれかの半導体モジュールにおける、前記導電性パターンの延伸方向において、前記１または複数のワイヤ部の長さは、３ｍｍ以上、８ｍｍ以下であってよい。
【００１０】
上記いずれかの半導体モジュールにおいて、前記１または複数のワイヤ部は、複数のボンディングワイヤと、前記複数のボンディングワイヤの端部に設けられ、前記複数のボンディングワイヤと接続される複数のボンディング部とを含んでよい。前記複数のボンディング部は、前記配線領域の幅方向において、予め定められた間隔で前記配線領域の一端から他端まで設けられてよい。
（【００１１】以降は省略されています）

関連特許