特許ウォッチ

公開番号2025093445
公報種別公開特許公報(A)
公開日2025-06-24
出願番号2023209086
出願日2023-12-12
発明の名称フーリエ変換装置および無線通信装置
出願人国立大学法人京都大学
代理人弁理士法人松阪国際特許事務所,個人,個人,個人
主分類G06F 17/14 20060101AFI20250617BHJP(計算;計数)
要約【課題】フーリエ変換装置において回転因子の記憶に必要な記憶容量を削減する。
【解決手段】N点の高速フーリエ変換または逆高速フーリエ変換を行うフーリエ変換装置は、回転演算を行う回転器222と、回転因子を記憶する回転メモリ28とを備える。回転メモリ28は、2πをN1等分した回転位置(ただし、n1を3以上の整数としてN1は2のn1乗の整数)に対応する複数の第1回転因子を記憶する第1回転メモリ43と、N/N1をN2(ただし、n2を1以上の整数としてN2は2のn2乗の整数)として、2π/N1をN2等分した回転位置に対応する複数の第2回転因子を記憶する第2回転メモリ44とを含む。回転器222は、複数の第1回転因子のいずれかが選択的に設定される第1複素乗算器41と、第1複素乗算器41に直列に接続され、複数の第2回転因子のいずれかが選択的に設定される第2複素乗算器42とを備える。
【選択図】図5
特許請求の範囲【請求項１】
Ｎ点（ただし、Ｎは２のｎ乗であり、ｎは５以上の整数）の高速フーリエ変換または逆高速フーリエ変換を行うフーリエ変換装置であって、
回転演算を行う回転器と、
回転因子を記憶する回転メモリと、
を備え、
前記回転メモリが、
２πをＮ１等分した回転位置（ただし、ｎ１を３以上の整数としてＮ１は２のｎ１乗の整数）に対応する複数の第１回転因子を記憶する第１回転メモリと、
Ｎ／Ｎ１をＮ２（ただし、ｎ２を１以上の整数としてＮ２は２のｎ２乗の整数）として、２π／Ｎ１をＮ２等分した回転位置に対応する複数の第２回転因子を記憶する第２回転メモリと、
を含み、
前記回転器が、前記複数の第１回転因子から選択された第１回転因子と、前記複数の第２回転因子から選択された第２回転因子とを合わせた回転演算を行うフーリエ変換装置。
続きを表示（約 1,500 文字）【請求項２】
請求項１に記載のフーリエ変換装置であって、
Ｒａｄｉｘ－２
ｋ
アルゴリズムにて演算を実行するＲａｄｉｘ－２
ｋ
回路を備え、
前記回転器が、前記Ｒａｄｉｘ－２
ｋ
回路に接続される、または、前記Ｒａｄｉｘ－２
ｋ
回路に含まれるフーリエ変換装置。
【請求項３】
請求項２に記載のフーリエ変換装置であって、
それぞれが単一入出力のフーリエ変換または逆フーリエ変換を行う回路であり、並列に配列された複数の小フーリエ変換回路をさらに備え、
前記複数の小フーリエ変換回路の下流側に前記Ｒａｄｉｘ－２
ｋ
回路が配置され、
前記回転器を含む複数の回転器が前記複数の小フーリエ変換回路と前記Ｒａｄｉｘ－２
ｋ
回路との間に配置されるマルチパス－ディレイ－フィードバック型のフーリエ変換装置。
【請求項４】
請求項３に記載のフーリエ変換装置であって、
前記複数の小フーリエ変換回路の数がＰ（ただし、Ｐは２のｐ乗であり、ｐは２以上の整数）であり、
前記回転器を含む（Ｐ－１）個の回転器が前記複数の小フーリエ変換回路と前記Ｒａｄｉｘ－２
ｋ
回路との間に配置されるマルチパス－ディレイ－フィードバック型のフーリエ変換装置。
【請求項５】
請求項２に記載のフーリエ変換装置であって、
それぞれが単一入出力のフーリエ変換または逆フーリエ変換を行う回路であり、並列に配列された１６の小フーリエ変換回路をさらに備え、
前記複数の小フーリエ変換回路の下流側に前記Ｒａｄｉｘ－２
ｋ
回路であるＲａｄｉｘ－２
４
回路が配置され、
前記回転器を含む１５の回転器が前記１６の小フーリエ変換回路と前記Ｒａｄｉｘ－２
４
回路との間に配置されるマルチパス－ディレイ－フィードバック型のフーリエ変換装置。
【請求項６】
請求項１に記載のフーリエ変換装置であって、
帯域幅が４ＧＨｚ以上のアナログ信号をデジタル変換したデジタル信号が入力され、出力における周波数分解能が１００ｋＨｚ以下である、または、入力される周波数情報における周波数分解能が１００ｋＨｚ以下であり、出力されるデジタル信号をアナログ変換したアナログ信号の帯域幅が４ＧＨｚ以上であるフーリエ変換装置。
【請求項７】
請求項６に記載のフーリエ変換装置であって、
前記出力における前記周波数分解能が５０ｋＨｚ以下である、または、入力される前記周波数情報における前記周波数分解能が５０ｋＨｚ以下であるフーリエ変換装置。
【請求項８】
３００ＭＨｚ以上３００ＧＨｚ以下の高周波アナログ信号から変換されたデジタル信号を周波数解析する装置において、前記高速フーリエ変換を行う請求項１ないし７のいずれか１つに記載のフーリエ変換装置。
【請求項９】
無線通信装置であって、
アンテナに接続されるアナログ－デジタル変換器またはデジタル－アナログ変換器と、
前記アナログ－デジタル変換器から出力されるデジタル信号をフーリエ変換する、または、デジタル情報を逆フーリエ変換して前記デジタル－アナログ変換器に送出する請求項１ないし７のいずれか１つに記載のフーリエ変換装置と、
を備える無線通信装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、高速フーリエ変換（逆高速フーリエ変換を含む。）を行うフーリエ変換装置および通信装置に関連する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
従来より、様々な分野において高速フーリエ変換（以下、「ＦＦＴ」ともいう。）が用いられている。ＦＦＴをハードウェア化するに際し、処理の高速化、効率化、使用メモリの削減等を目的として、非特許文献１に示されるように、様々な研究がなされてきた。ＦＦＴを効率よく実行するためのアーキテクチャの１つとして、「Ｒａｄｉｘ－２
ｋ
」と呼ばれるものが知られている（非特許文献２）。Ｒａｄｉｘ－２
ｋ
のｋは２以上の整数を示し、例えば、Ｒａｄｉｘ－２
４
アルゴリズムを提案したものとして、非特許文献３がある。Ｒａｄｉｘ－２
ｋ
アルゴリズムを採用することにより、ＦＦＴにおける回転因子の演算を簡素化することが実現される。なお、Ｒａｄｉｘ－２
ｋ
の「ｋ」は、後述するフーリエ変換における変数ｋとは関連しない。
【０００３】
一方、ＦＦＴにおいて回転因子を記憶する領域を削減する手法も提案されている。例えば、特許文献１では、回転因子に関してｃｏｓ関数とｓｉｎ関数との位相のずれ、および、これらの正負の対称性に着目し、回転因子を重複させずに三角関数の正の値のみをメモリに記憶させることにより、メモリの使用量を低減する技術が開示されている。また、特許文献２では、ＦＦＴの演算において、倍精度浮動小数点演算に代えて、整数演算を利用した固定小数点演算などを用いることにより、演算の高速化およびデータを格納するメモリの容量の削減を実現する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開平５－３２４６９７号公報
特開平４－１７７４６１号公報
【非特許文献】
【０００５】
Mario Garrido、 "A Survey on Pipelined FFT Hardware Architectures"、Journal of Signal Processing Systems (2022) 94:1345-1364
Mario Garrido、他３名、"Pipelined Radix-2k Feedforward FFT Architectures"、IEEE TRANS. VLSI SYSTEMS, VOL. 21, NO. 1, pp. 23-32, JANUARY 2013
Jung-Yeol OH、他１名、"New Radix-2 to the 4th Power Pipeline FFT Processor"、IEICE TRANS. ELECTRON., VOL.E88-C, NO.8, pp.1740-1746, AUGUST 2005
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ＦＦＴでは、回転因子と呼ばれる複素平面上の単位円をＮ等分した回転位置に対応する回転行列が用いられる。回転因子は、ｃｏｓ関数およびｓｉｎ関数の値の組み合わせであり、ＦＦＴにおいて高い周波数分化能を実現するには、多数の回転因子を記憶する必要がある。そのため、記憶容量が大きい記憶装置が必要となり、フーリエ変換装置の製造コストが増大する。しかし、特許文献１のようにｃｏｓ関数やｓｉｎ関数の対称性を利用するのみでは、回転因子を記憶するために必要な記憶容量の削減に限界がある。
【０００７】
回転因子を記憶するための記憶容量の削減は、特に、回転因子を読み出す経路がハードウェア的に限定されるＦＰＧＡ（Field Programmable Gate Array）等にＦＦＴを実装する場合に重要となる。なお、回転因子を記憶するための記憶容量の削減は、逆高速フーリエ変換（ＩＦＦＴ）においても同様である。
【０００８】
本発明は上記課題に鑑みなされたものであり、フーリエ変換装置において回転因子の記憶に必要な記憶容量を削減することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の態様１は、Ｎ点（ただし、Ｎは２のｎ乗であり、ｎは５以上の整数）の高速フーリエ変換または逆高速フーリエ変換を行うフーリエ変換装置であって、回転演算を行う回転器と、回転因子を記憶する回転メモリとを備え、前記回転メモリが、２πをＮ１等分した回転位置（ただし、ｎ１を３以上の整数としてＮ１は２のｎ１乗の整数）に対応する複数の第１回転因子を記憶する第１回転メモリと、Ｎ／Ｎ１をＮ２（ただし、ｎ２を１以上の整数としてＮ２は２のｎ２乗の整数）として、２π／Ｎ１をＮ２等分した回転位置に対応する複数の第２回転因子を記憶する第２回転メモリとを含み、前記回転器が、前記複数の第１回転因子から選択された第１回転因子と、前記複数の第２回転因子から選択された第２回転因子とを合わせた回転演算を行う。
【００１０】
本発明の態様２は、態様１のフーリエ変換装置であって、Ｒａｄｉｘ－２
ｋ
アルゴリズムにて演算を実行するＲａｄｉｘ－２
ｋ
回路を備え、前記回転器が、前記Ｒａｄｉｘ－２
ｋ
回路に接続される、または、前記Ｒａｄｉｘ－２
ｋ
回路に含まれる。
（【００１１】以降は省略されています）

関連特許