特許ウォッチ

公開番号2025073162
公報種別公開特許公報(A)
公開日2025-05-13
出願番号2023183681
出願日2023-10-26
発明の名称DC/DCコンバータ
出願人株式会社オリジン
代理人個人,個人,個人,個人
主分類H02M 3/28 20060101AFI20250502BHJP(電力の発電,変換,配電)
要約【課題】回路の大型化とコストアップを生じることなく損失を低減できる同期整流制御を実現できるDAB方式のDC/DCコンバータを提供することを目的とする。
【解決手段】本発明に係るコンバータの制御回路3は、DAB方式のスイッチング動作時に、スイッチング回路2に対し、スイッチング回路1の第1又は第2コンデンサ(Ca/Cb)が並列に接続されていない上アーム又は下アームのスイッチング素子(S1/S2)をオンするタイミングに基づいて、スイッチング回路2の第1又は第2コンデンサ(Cc/Cd)が並列に接続されていない下又は上アームのスイッチング素子(S8/S7)をオンし、スイッチング素子(S8/S7)のオフタイミングをスイッチング回路1の第1又は第2コンデンサ(Ca/Cb)が並列に接続されていない上又は下アームのスイッチング素子(S1/S2)をオフするより先とする、同期整流制御を行う。
【選択図】図11
特許請求の範囲【請求項１】
１次巻線と２次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして２つの端子との間にそれぞれ並列に接続された第１レグと第２レグと、前記第１レグもしくは第２レグの上下アームの一方のスイッチング素子又は前記第１レグ及び第２レグの上アームもしくは下アームの一方のスイッチング素子に並列に接続される第１コンデンサと、前記第１レグもしくは第２レグの上下アームの他方のスイッチング素子又は前記第１レグ及び第２レグの上アームもしくは下アームの他方のスイッチング素子に並列に接続される第２コンデンサとを有し、それぞれ前記トランスの前記１次巻線側及び前記トランスの前記２次巻線側に接続される２つのスイッチング回路と、
前記トランスの前記１次巻線側又は前記２次巻線側で、前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記１次巻線又は前記２次巻線を介して接続されるインダクタンス手段と、
前記スイッチング回路のスイッチング制御を行う制御回路と、
を備え、
前記制御回路は、
一方の前記スイッチング回路に対し、前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記２つの端子側から入力される直流を交流に変換させて前記スイッチング回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち、前記第１コンデンサ又は前記第２コンデンサが並列に接続された前記スイッチング素子を先にオフする、ゼロボルトスイッチング制御と、
他方の前記スイッチング回路に対し、一方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されていない上アーム又は下アームの前記スイッチング素子をオンするタイミングに基づいて、他方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されていない下アーム又は上アームの前記スイッチング素子をオンし、当該スイッチング素子のオフタイミングを一方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されていない上アーム又は下アームの前記スイッチング素子をオフするより先とする、同期整流制御と、
を行うことを特徴とするＤＣ／ＤＣコンバータ。
続きを表示（約 1,300 文字）【請求項２】
前記制御回路は、
他方の前記スイッチング回路の前記２つの端子間側から出力される電圧、電流もしくは電力の検出値又は一方の前記スイッチング回路の前記２つの端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、一方の前記スイッチング回路において前記組となるスイッチング素子がオン状態にある期間に前記２つの端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように他方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されている前記スイッチング素子を順方向に導通させ、前記先にオフさせる一方の前記スイッチング回路のスイッチング素子をオフする前に前記順方向に導通させていた他方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されている前記スイッチング素子をオフさせる、昇圧動作制御を行う際に、
前記同期整流制御の前記オフタイミングを、前記先にオフさせる一方の前記スイッチング回路のスイッチング素子をオフするタイミングに基づいて決定する
ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記制御回路は、
他方の前記スイッチング回路の前記２つの端子間側から出力される電圧、電流もしくは電力の検出値又は一方の前記スイッチング回路の前記２つの端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、一方の前記スイッチング回路において前記組となるスイッチング素子がオン状態にある期間に前記２つの端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように他方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されている前記スイッチング素子を順方向に導通させ、前記先にオフさせる一方の前記スイッチング回路のスイッチング素子をオフする前に前記順方向に導通させていた他方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されている前記スイッチング素子をオフさせる、昇圧動作制御を行う際に、
前記同期整流制御の前記オフタイミングを、他方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されている前記スイッチング素子をオフするタイミングに基づいて決定する
ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記制御回路は、前記同期整流制御の前記オフタイミングを、前記先にオフさせる一方の前記スイッチング回路のスイッチング素子をオフするタイミングから、一方の前記スイッチング回路の前記第１コンデンサ又は前記第２コンデンサが並列に接続されていない上アーム又は下アームの前記スイッチング素子をオフするタイミングまでの期間であって、他方の前記スイッチング回路の前記２つの端子間側から出力される電圧を一方の前記スイッチング回路の前記２つの端子間側から入力される電圧より低くする降圧比で定められるタイミングとする
ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ＤＡＢ（ＤｕａｌＡｃｔｉｖｅＢｒｉｄｇｅ）方式のＤＣ／ＤＣコンバータに関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
入力側と出力側をトランスで絶縁するＤＣ／ＤＣコンバータにおいて、２次側のスイッチ素子に同期整流制御を適用するとき、同期整流制御を適用するスイッチング素子のボディダイオードに流れる電流を検出し、その値がある閾値を上回った場合にゲート（スイッチ素子）をオン、下回った場合にゲート（スイッチ素子）をオフする方式が一般的である（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
特許第５８１８２３５号
特開２０１４－０７５９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＤＣ／ＤＣコンバータには、双方向に電力変換が可能なＤＡＢ方式のＤＣ／ＤＣコンバータが存在する（例えば、特許文献２を参照。）。このようなＤＡＢ方式のＤＣ／ＤＣコンバータに同期整流制御を適用することが考えられる。ここで、同期整流制御を行うために特許文献１のようにボディダイオードに流れる電流を検出するための専用回路をＤＡＢ方式のＤＣ／ＤＣコンバータに設けようとした場合、回路の大型化とコストアップが生じることになる。
さらに、電流検出方式の同期整流制御の場合、電流検出の閾値を低く設定したほうがスイッチング素子のボディダイオードに電流が流れる期間が短くなり損失を低減できるが、電流検出の遅延によりゲートのオフタイミングに遅れが発生する可能性もある。このため、電流検出遅延を考慮し、電流検出の閾値を低く設定することに限界があり、整流動作における損失をより低減することが困難という課題もある。
【０００５】
そこで、本発明は、上記課題を解決するために、回路の大型化とコストアップを生じることなく整流動作における損失を低減できる同期整流制御を実現できるＤＡＢ方式のＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係るＤＣ／ＤＣコンバータは、同期整流に使用するスイッチング素子のオンオフタイミングを他のスイッチング素子をオンオフさせる信号や入出力電圧の計測値を利用して決定することとした。
【０００７】
具体的には、本発明に係るＤＣ／ＤＣコンバータは、
１次巻線と２次巻線とを有するトランス（１１）と、
逆並列ダイオード（Ｄ１－Ｄ４）と並列コンデンサ（Ｃ１－Ｃ４）とがそれぞれ並列に接続されたスイッチ素子（Ｑ１－Ｑ４）を有するスイッチング素子（Ｓ１－Ｓ４）を上下アームとして２つの端子（Ｔｅｒ１＆Ｔｅｒ２）との間にそれぞれ並列に接続された第１レグ（１２）と第２レグ（１３）と、前記第１レグもしくは第２レグ（１２／１３）の上下アームの一方のスイッチング素子（Ｓ１／Ｓ２／Ｓ３／Ｓ４）又は前記第１レグ及び第２レグ（１２＆１３）の上アームもしくは下アームの一方のスイッチング素子（Ｓ１／Ｓ２／Ｓ３／Ｓ４）に並列に接続される第１コンデンサ（Ｃａ）と、前記第１レグもしくは第２レグ（１２／１３）の上下アームの他方のスイッチング素子（Ｓ１／Ｓ２／Ｓ３／Ｓ４）又は前記第１レグ及び第２レグ（１２＆１３）の上アームもしくは下アームの他方のスイッチング素子（Ｓ１／Ｓ２／Ｓ３／Ｓ４）に並列に接続される第２コンデンサ（Ｃｂ）とを有し、それぞれ前記トランスの前記１次巻線（１１ａ）側及び前記トランスの前記２次巻線（１１ｂ）側に接続される２つのスイッチング回路（１＆２）と、
前記トランスの前記１次巻線（１１ａ）側又は前記２次巻線（１１ｂ）側で、前記第１レグ（１２）の上下アームの接続点側と前記第２レグ（１３）の上下アームの接続点側との間に前記１次巻線（１１ａ）又は前記２次巻線（１１ｂ）を介して接続されるインダクタンス手段（Ｌ）と、
前記スイッチング回路（１＆２）のスイッチング制御を行う制御回路（３）と、
前記制御回路は、
一方の前記スイッチング回路（１／２）に対し、前記第１又は第２レグ（１２／１３）の上アームのスイッチング素子（Ｓ１／Ｓ３）と前記第２又は第１レグ（１３／１２）の下アームのスイッチング素子（Ｓ４／Ｓ２）とを組にして交互にオンオフさせて前記２つの端子（Ｔｅｒ１＆Ｔｅｒ２）側から入力される直流を交流に変換させて前記スイッチング回路（１／２）から出力させ、前記組となるスイッチング素子（Ｓ１＆Ｓ４／Ｓ３＆Ｓ２）を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグ（１２／１３）の上アームのスイッチング素子（Ｓ１／Ｓ３）と前記第２又は第１レグ（１３／１２）の下アームのスイッチング素子（Ｓ４／Ｓ２）のうち、前記第１コンデンサ又は前記第２コンデンサ（Ｃａ／Ｃｂ）が並列に接続された前記スイッチング素子（Ｓ３／Ｓ４）を先にオフする、ゼロボルトスイッチング制御と、
他方の前記スイッチング回路（２／１）に対し、一方の前記スイッチング回路（１／２）の前記第１コンデンサ又は前記第２コンデンサ（Ｃａ／Ｃｂ）が並列に接続されていない上アーム又は下アームの前記スイッチング素子（Ｓ１／Ｓ２）をオンするタイミングに基づいて、他方の前記スイッチング回路（２／１）の前記第１コンデンサ又は前記第２コンデンサ（Ｃａ／Ｃｂ［Ｃｃ／Ｃｄ］）が並列に接続されていない下アーム又は上アームの前記スイッチング素子（Ｓ２／Ｓ１［Ｓ８／Ｓ７］）をオンし、当該スイッチング素子（Ｓ２／Ｓ１［Ｓ８／Ｓ７］）のオフタイミングを一方の前記スイッチング回路（１／２）の前記第１コンデンサ又は前記第２コンデンサ（Ｃａ／Ｃｂ）が並列に接続されていない上アーム又は下アームの前記スイッチング素子（Ｓ１／Ｓ２）をオフするより先とする、同期整流制御と、
を行うことを特徴とする。
【０００８】
本ＤＣ／ＤＣコンバータは、スイッチング素子をオンオフさせる信号や入出力電圧の計測値を利用して同期整流制御に使用するスイッチング素子を動作させるので、スイッチング素子のボディダイオードを流れる電流の検出回路（すなわち、同期整流制御用の電流検出回路）が不要である。このため、本ＤＣ／ＤＣコンバータは、同期整流制御の導入に伴う回路の大型化とコストアップを回避することができる。
【０００９】
また、本ＤＣ／ＤＣコンバータは、スイッチング素子のボディダイオードを流れる電流の検出を同期整流制御に利用しないため検出遅延を考慮する必要がなく、同期整流に使用するスイッチング素子のゲートオン期間を長くすることができる。このため、本ＤＣ／ＤＣコンバータは、整流動作における損失を低減することができる。
【００１０】
従って、本発明は、回路の大型化とコストアップを生じることなく整流動作における損失を低減できる同期整流制御を実現できるＤＡＢ方式のＤＣ／ＤＣコンバータを提供することができる。
【発明の効果】
（【００１１】以降は省略されています）

関連特許