特許ウォッチ

公開番号2024175234
公報種別公開特許公報(A)
公開日2024-12-18
出願番号2023092837
出願日2023-06-06
発明の名称センサ素子及びセンサ素子の製造方法
出願人国立大学法人新潟大学
代理人個人,個人,個人,個人,個人
主分類G01L 5/1627 20200101AFI20241211BHJP(測定;試験)
要約【課題】カンチレバー構造を作製するための工程を低減可能なセンサ素子及びセンサ素子の製造方法を提供する。
【解決手段】センサ素子10は、開口Hが形成されたフレーム11と、一端がフレーム11に支持されたカンチレバー12と、を備える。カンチレバー12とフレーム11は、SOI(Silicon On Insulator)1の活性層1c、及び、活性層1cの上に形成され、カンチレバー12を撓ませるための形状制御層2で繋がっている。センサ素子10の製造方法は、SOI1の活性層1cの上に形状制御層2を成膜する成膜ステップと、成膜ステップの後に、フレーム11に対するカンチレバー12のパターンを形成するパターン形成ステップと、パターン形成ステップの後に、SOI1のBOX層1bを除去することでカンチレバー12の構造を作製する作製ステップと、を備える。
【選択図】図1
特許請求の範囲【請求項１】
開口が形成されたフレームと、前記フレームの前記開口が形成された領域の中に位置し、一端が前記フレームに支持されたカンチレバーと、を備え、ＳＯＩ（Silicon On Insulator)を用いて形成されたセンサ素子であって、
前記カンチレバーと前記フレームは、前記ＳＯＩの活性層、及び、前記活性層の上に形成され、前記カンチレバーを撓ませるための形状制御層で繋がっており、
前記形状制御層の上方には、前記カンチレバーに設けられたひずみゲージ層と、前記ひずみゲージ層と電気的に接続される配線層が位置する、
センサ素子。
続きを表示（約 1,300 文字）【請求項２】
前記カンチレバーにおける前記活性層及び前記形状制御層の形状は同一である、
請求項１に記載のセンサ素子。
【請求項３】
前記フレームにおける前記形状制御層は、前記開口の周囲に及ぶ、
請求項１又は２に記載のセンサ素子。
【請求項４】
前記カンチレバーは、前記一端を含む前記カンチレバーの一部である固定端部を有し、
前記フレームは、前記固定端部に隣接する部分であって、前記カンチレバーを支持する支持部を有し、
前記固定端部と前記支持部は、前記活性層、前記形状制御層、及び、前記ひずみゲージ層で繋がっている、
請求項１又は２に記載のセンサ素子。
【請求項５】
前記固定端部と前記支持部は、前記活性層、前記形状制御層、及び、前記形状制御層の上に形成された絶縁層で繋がっており、
前記ひずみゲージ層は、前記絶縁層の上に形成されている、
請求項４に記載のセンサ素子。
【請求項６】
前記配線層は、前記固定端部と前記支持部の各々の前記ひずみゲージ層の上に形成されている、
請求項４に記載のセンサ素子。
【請求項７】
開口が形成されたフレームと、前記フレームの前記開口が形成された領域の中に位置し、一端が前記フレームに支持されたカンチレバーと、を備えるセンサ素子の製造方法であって、
ＳＯＩ（Silicon On Insulator)の活性層の上に前記カンチレバーを撓ませるための形状制御層を成膜し、前記形状制御層の上方にひずみゲージ層及び配線層を成膜する成膜ステップと、
前記成膜ステップの後に、前記形状制御層のパターンと、前記フレームに対する前記カンチレバーのパターンとを形成するパターン形成ステップと、
前記パターン形成ステップの後に、前記ＳＯＩのＢＯＸ層を除去することで前記カンチレバーの構造を作製する構造作製ステップと、を備える、
センサ素子の製造方法。
【請求項８】
前記パターン形成ステップでは、前記形状制御層のパターンと、前記フレームに対する前記カンチレバーのパターンとを同時に形成する、
請求項７に記載のセンサ素子の製造方法。
【請求項９】
前記パターン形成ステップは、
前記配線層及び前記ひずみゲージ層のパターンを形成する第１形成ステップと、
前記第１形成ステップの後に、前記形状制御層のパターンと、前記フレームに対する前記カンチレバーのパターンとを形成する第２形成ステップと、を含む、
請求項７又は８に記載のセンサ素子の製造方法。
【請求項１０】
前記成膜ステップでは、前記形状制御層の上に絶縁層、前記ひずみゲージ層、前記配線層の順で成膜し、
前記第１形成ステップでは、前記配線層、前記ひずみゲージ層及び前記絶縁層のパターンを形成する、
請求項９に記載のセンサ素子の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、センサ素子及びセンサ素子の製造方法に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
例えば、特許文献１には、ＭＥＭＳ（Micro Electro Mechanical Systems）プロセスで作製した微小なカンチレバーを有する触覚センサが記載されている。
【０００３】
特許文献１では、以下（１）～（５）の順次工程を経てカンチレバー構造を作製する。この順次工程は、（１）ＳＯＩ（Silicon On Insulator)ウェハの活性層（Ｓｉ）の上に、絶縁層（Ｓｉ
３
Ｎ
４
）、ひずみゲージ層（ＮｉＣｒ）、配線層（Ａｕ）を成膜するステップ１と、（２）ステップ１で成膜した各層のパターンを形成するステップ２と、（３）後に形成されるカンチレバーの自由端側の主領域にカンチレバーを撓ませるための形状制御層（Ｃｒ）を成膜し、形状制御層のパターンを形成するステップ３と、（４）カンチレバーのパターンを形成するステップ４と、（５）カンチレバーの下側に相当するＳＯＩのＢＯＸ層（ＳｉＯ
２
）を除去するステップ５と、を備える。
【先行技術文献】
【特許文献】
【０００４】
特開２０２３－１３８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の手法では、カンチレバー構造の作製プロセスが複雑で工程が多くなる虞がある。
【０００６】
本発明は、上記実情に鑑みてなされたものであり、カンチレバー構造を作製するための工程を低減可能なセンサ素子及びセンサ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の第１の観点に係るセンサ素子は、
開口が形成されたフレームと、前記フレームの前記開口が形成された領域の中に位置し、一端が前記フレームに支持されたカンチレバーと、を備え、ＳＯＩ（Silicon On Insulator)を用いて形成されたセンサ素子であって、
前記カンチレバーと前記フレームは、前記ＳＯＩの活性層、及び、前記活性層の上に形成され、前記カンチレバーを撓ませるための形状制御層で繋がっており、
前記形状制御層の上方には、前記カンチレバーに設けられたひずみゲージ層と、前記ひずみゲージ層と電気的に接続される配線層が位置する。
【０００８】
前記カンチレバーにおける前記活性層及び前記形状制御層の形状は同一である、ようにしてもよい。
【０００９】
前記フレームにおける前記形状制御層は、前記開口の周囲に及ぶ、ようにしてもよい。
【００１０】
前記カンチレバーは、前記一端を含む前記カンチレバーの一部である固定端部を有し、
前記フレームは、前記固定端部に隣接する部分であって、前記カンチレバーを支持する支持部を有し、
前記固定端部と前記支持部は、前記活性層、前記形状制御層、及び、前記ひずみゲージ層で繋がっている、ようにしてもよい。
（【００１１】以降は省略されています）

関連特許