特許ウォッチ

公開番号2024162744
公報種別公開特許公報(A)
公開日2024-11-21
出願番号2023078602
出願日2023-05-11
発明の名称アナログフロントエンド回路
出願人三菱電機株式会社
代理人弁理士法人深見特許事務所
主分類H03M 1/12 20060101AFI20241114BHJP(基本電子回路)
要約【課題】コモンモードノイズを除去するとともに入力オフセットの影響をできるだけ受けずに入力信号を増幅可能な低消費電力のアナログフロントエンド回路を提供する。
【解決手段】アナログフロントエンド回路1は、第1の入力電圧Vinpと第2の入力電圧Vinnとの差電圧を増幅する計装アンプ2と、ΔΣアナログ・デジタル変換器3とを備える。ΔΣアナログ・デジタル変換器3は、計装アンプ2を構成する第1の差動アンプAMP1および第2の差動アンプAMP2のそれぞれの出力電圧Vop,Vonの差電圧をアナログ・デジタル変換する。
【選択図】図1
特許請求の範囲【請求項１】
第１の入力電圧と第２の入力電圧との差電圧を増幅する計装アンプを備え、
前記計装アンプは、
前記第１の入力電圧が非反転入力端子に入力される第１の差動アンプと、
前記第２の入力電圧が非反転入力端子に入力される第２の差動アンプと、
前記第１の差動アンプの反転入力端子と出力端子との間に接続された第１の抵抗器と、
前記第２の差動アンプの反転入力端子と出力端子との間に接続された第２の抵抗器と、
前記第１の差動アンプの前記反転入力端子と前記第２の差動アンプの前記反転入力端子との間に接続された第３の抵抗器とを含み、
さらに、前記第１の差動アンプの前記出力端子からの出力電圧と前記第２の差動アンプの前記出力端子からの出力電圧との差電圧をアナログ・デジタル変換するΔΣアナログ・デジタル変換器を備える、アナログフロントエンド回路。
続きを表示（約 650 文字）【請求項２】
前記ΔΣアナログ・デジタル変換器の電圧増幅率は、前記計装アンプの電圧増幅率よりも大きい、請求項１に記載のアナログフロントエンド回路。
【請求項３】
前記計装アンプは、
前記第３の抵抗器の第１端と前記第１の差動アンプの前記反転入力端子との間に接続された第１のスイッチと、
前記第３の抵抗器の第２端と前記第２の差動アンプの前記反転入力端子との間に接続された第２のスイッチとをさらに含む、請求項１または２に記載のアナログフロントエンド回路。
【請求項４】
前記ΔΣアナログ・デジタル変換器は、
前記第１の差動アンプの前記出力端子に接続された第１のスイッチトキャパシタと、
前記第２の差動アンプの前記出力端子に接続された第２のスイッチトキャパシタと、
前記第１のスイッチトキャパシタおよび前記第２のスイッチトキャパシタととともに積分器を構成する、完全差動アンプならびに前記完全差動アンプの入出力端子間に接続された第１のコンデンサおよび第２のコンデンサと、
前記完全差動アンプの出力電圧を参照電圧と比較する比較器とを含む、請求項１または２に記載のアナログフロントエンド回路。
【請求項５】
前記第１の抵抗器および前記第２の抵抗器は、前記第１の差動アンプおよび前記第２の差動アンプにおいて増幅率を設定するとともに位相補償抵抗として用いられる、請求項４に記載のアナログフロントエンド回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、アナログフロントエンド回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
アナログフロントエンド回路とは、センサなどのデバイスとデジタル信号処理回路とを接続するアナログ回路であり、ゲイン調整とアナログ・デジタル（ＡＤ：Analog-to-Digital）変換とを行う。アナログフロントエンド回路には、しばしば計装アンプが用いられる。
【０００３】
計装アンプは、信号の増幅機能とコモンモードノイズの除去機能をもつ。センサから生成される微小なアナログ信号を増幅させるとともに高い入力インピーダンスをもつために、計装アンプはセンサとアナログ・デジタル変換器（ＡＤＣ：Analog-to-Digital Converter）との間に接続されて使用される。
【０００４】
通常、計装アンプは２段組みの合計３つのアンプから構成される。このため、アンプの数が消費電力および回路面積の点で問題となる。また、２段目のアンプによって信号とともに入力電圧のオフセットが増幅されてしまうため、アンプの電圧増幅率を上げられないという問題も存在する。
【０００５】
国際公開第２０１９／０９７８７１号（特許文献１）は、入力電圧のオフセットを除去するためのオフセット調整回路を１段目の差動アンプの前段に設けた計装アンプを開示する。これにより、計装アンプのゲインを大きく取ることができる。
【先行技術文献】
【特許文献】
【０００６】
国際公開第２０１９／０９７８７１号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の特許文献１に開示された計装アンプは、オフセット調整回路を追加したために消費電力が従来よりも大きいという問題がある。本開示は、上記の背景技術を考慮してなされたものであり、その目的は、コモンモードノイズを除去するとともに入力電圧のオフセットの影響をできるだけ受けずに入力電圧を増幅可能な低消費電力のアナログフロントエンド回路を提供することである。
【課題を解決するための手段】
【０００８】
一実施形態のアナログフロントエンド回路は、第１の入力電圧と第２の入力電圧との差電圧を増幅する計装アンプと、ΔΣアナログ・デジタル変換器とを備える。計装アンプは、第１の差動アンプと、第２の差動アンプと、第１の抵抗器と、第２の抵抗器と、第３の抵抗器とを含む。第１の差動アンプの非反転入力端子には、第１の入力電圧が入力される。第２の差動アンプの非反転入力端子には、第２の入力電圧が入力される。第１の抵抗器は、第１の差動アンプの反転入力端子と出力端子との間に接続される。第２の抵抗器は、第２の差動アンプの反転入力端子と出力端子との間に接続される。第３の抵抗器は、第１の差動アンプの反転入力端子と第２の差動アンプの反転入力端子との間に接続される。ΔΣアナログ・デジタル変換器は、第１の差動アンプの出力端子からの出力電圧と第２の差動アンプの出力端子からの出力電圧との差電圧をアナログ・デジタル変換する。
【発明の効果】
【０００９】
上記の実施形態によれば、計装アンプを構成する第１および第２の差動アンプのそれぞれの出力電圧の差電圧をアナログ・デジタル変換するΔΣアナログ・デジタル変換器が設けられる。この構成により、コモンモードノイズを除去するとともに入力電圧のオフセットの影響をできるだけ受けずに入力電圧を増幅可能な低消費電力のアナログフロントエンド回路を提供できる。
【図面の簡単な説明】
【００１０】
実施の形態１によるアナログフロントエンド回路の構成例を示す回路図である。
比較例の計装アンプの構成を示す回路図である。
図１の計装アンプの変形例を示す回路図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許