特許ウォッチ

公開番号2024112535
公報種別公開特許公報(A)
公開日2024-08-21
出願番号2023017637
出願日2023-02-08
発明の名称半導体素子のリーク電流検出回路及びハーフブリッジ回路のリーク電流検出回路
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人サトー
主分類G01R 31/26 20200101AFI20240814BHJP(測定;試験)
要約【課題】高精度な回路を用いることなく、通常動作時にはノイズの影響を受け難くして、リーク電流を検出できる半導体素子のリーク電流検出回路を提供する。
【解決手段】FET1を対象として、ゲートと・ソース間に発生するリーク電流を検出する検出部16Dと、ゲート・ドレイン間に発生するリーク電流を検出する検出部16Sとを備える。検出部16Sは、FET7及び抵抗素子8、ゲートの電圧を閾値と比較するコンパレータ11Sを備え、検出部16Dは、抵抗素子9及びFET10、ゲートの電圧を閾値と比較するコンパレータ11Dを備える。制御部13は、FET3をオフにすると共にFET10をオンにした初期状態から、FET10をオフにすると共にFET7をオンにすることでリーク電流検査を行う。また、FET3をオンにすると共にFET10をオフにした初期状態から、FET3をオフにすると共にFET10をオンにすることでリーク電流検査を行う。
【選択図】図1
特許請求の範囲【請求項１】
電圧駆動型の半導体素子（１、１Ｈ、１Ｌ）を対象として、ゲートと低電位側導通端子との間に発生するリーク電流を検出する低電位側リーク検出部（１６Ｓ、１６Ｓ（Ｂ）、１６Ｓ（Ｃ）、１８Ｓ、２１Ｓ、２３Ｓ、２５Ｓ、２８Ｓ）と、ゲートと高電位側導通端子との間に発生するリーク電流を検出する高電位側リーク検出部（１６Ｄ、１６Ｄ（Ａ）、１６Ｄ（Ｂ）、１６Ｄ（Ｃ）、１８Ｄ、２１Ｄ、２３Ｄ、２５Ｄ、２８Ｄ）との何れか一方、又は双方を備えるもので、
前記ゲートを充電用ゲート抵抗（４）を介して充電し、前記半導体素子をオンさせるオン側出力トランジスタ（３）と、
前記ゲートを放電用ゲート抵抗（５）を介して放電させ、前記半導体素子をオフさせるオフ側出力トランジスタ（６）と、を備え、
前記低電位側リーク検出部は、前記ゲートを検査用に充電する充電部（７、８、２６Ｓ）と、
前記ゲートの電圧を閾値と比較する低電位側比較部（１１Ｓ、１２Ｓ）と、
前記オン側出力トランジスタ、前記オフ側出力トランジスタ、及び前記充電部のオンオフを制御する低電位側制御部（１３Ｓ、１８Ｓ、２１Ｓ、２３Ｓ、２５Ｓ、２８Ｓ、３１Ｓ、３８Ｓ、４４Ｓ、５６Ｓ）と、を備え、
前記低電位側制御部は、前記オン側出力トランジスタをオフにすると共に前記オフ側出力トランジスタをオンにした初期状態から、
前記オフ側出力トランジスタをオフにすると共に前記充電部をオンにすることで検査を行い、
前記高電位側リーク検出部は、前記ゲートを検査用に放電する放電部（９、１０、２６Ｄ）と、
前記ゲートの電圧を閾値と比較する高電位側比較部（１１Ｄ、１２Ｄ）と、
前記オン側出力トランジスタ、前記オフ側出力トランジスタ、及び前記放電部のオンオフを制御する高電位側制御部（１３Ｄ、１８Ｄ、２１Ｄ、２３Ｄ、２５Ｄ、２８Ｄ、３１Ｄ、３８Ｄ、４４Ｄ、５６Ｄ）と、を備え、
前記高電位側制御部は、前記オン側出力トランジスタをオンにすると共に前記オフ側出力トランジスタをオフにした初期状態から、
前記オン側出力トランジスタをオフにすると共に前記放電部をオンにすることで検査を行う半導体素子のリーク電流検出回路。
続きを表示（約 1,700 文字）【請求項２】
前記充電部は、充電電流値が異なるものが複数（７（１～ｎ）、８（１～ｎ）、２６Ｓ（１～ｎ））あり、
前記放電部は、放電電流値が異なるものが複数（９（１～ｎ）、１０（１～ｎ）、２６Ｄ（１～ｎ））ある請求項１記載の半導体素子のリーク電流検出回路。
【請求項３】
前記ゲートを低電位側基準電圧にプルダウンするプルダウン抵抗（３９）が接続されている際に、
前記低電位側リーク検出部（３５Ｄ）は、前記複数の放電部を選択的にオンさせることで、前記低電位側比較部の比較結果が変化した後、前記放電部をオフさせた後所定時間の経過後に、前記低電位側比較部の比較結果が再度変化したことを判定する低電位側判定部（３８Ｄ）を備え、
前記低電位側判定部は、最初に判定時に選択した放電部を記憶しておき、以降の判定時において前記放電部と異なる放電部を選択した際に、リーク検出判定を行い、
前記高電位側リーク検出部（３５Ｓ）は、前記複数の充電部を選択的にオンさせることで、前記高電位側比較部の比較結果が変化した後、前記充電部をオフさせた後所定時間の経過後に、前記高電位側比較部の比較結果が再度変化したことを判定する高電位側判定部（３８Ｓ）を備え、
前記高電位側判定部は、最初に判定時に選択した充電部を記憶しておき、以降の判定時において前記充電部と異なる充電部を選択した際に、リーク検出判定を行う請求項２記載の半導体素子のリーク電流検出回路。
【請求項４】
前記半導体素子の温度を検出する温度検出部（４５）を備え、
前記低電位側リーク検出部（４４Ｄ）は、前記温度に応じて使用する充電部を選択し、
前記高電位側リーク検出部（４４Ｓ）は、前記温度に応じて使用する放電部を選択する請求項２記載の半導体素子のリーク電流検出回路。
【請求項５】
前記充電部は、高電位側基準電位点と前記ゲートとの間に接続される検査用トランジスタ（７）及び抵抗素子（８）の直列回路を備え、
前記放電部は、低電位側基準電位点と前記ゲートとの間に接続される検査用トランジスタ（１０）及び抵抗素子（９）の直列回路を備える請求項１記載の半導体素子のリーク電流検出回路。
【請求項６】
前記充電部及び前記放電部は、オンオフ制御が可能な電流源（２６Ｓ、２６Ｄ）を備える請求項１記載の半導体素子のリーク電流検出回路。
【請求項７】
前記高電位側比較部（１８Ｓ）、前記低電位側比較部（１８Ｄ）は、前記ゲートの電圧を直接検出する請求項１記載の半導体素子のリーク電流検出回路。
【請求項８】
）
前記高電位側比較部（１１Ｓ）は、前記放電用ゲート抵抗を介して前記ゲートの電圧を検出し、
前記低電位側比較部（１１Ｄ）は、前記充電用ゲート抵抗を介して前記ゲートの電圧を検出する請求項１記載の半導体素子のリーク電流検出回路。
【請求項９】
前記低電位側リーク検出部（３０Ｄ）は、前記放電部をオンさせてから前記低電位側比較部の出力信号レベルが反転するまでの時間を計測する低電位側計測部（３２Ｄ，３３Ｄ）を備え、
前記高電位側リーク検出部（３０Ｓ）は、前記充電部をオンさせてから前記高電位側比較部の出力信号レベルが反転するまでの時間を計測する高電位側計測部（３２Ｓ，３３Ｓ）を備える請求項１記載の半導体素子のリーク電流検出回路。
【請求項１０】
前記低電位側リーク検出部（５６Ｄ）は、前記放電部をオンさせてから所定時間が経過した時点で前記低電位側比較部の比較結果を判定する低電位側判定部（５８Ｄ，５９Ｄ，６０Ｄ）を備え、
前記高電位側リーク検出部（５６Ｓ）は、前記充電部をオンさせてから所定時間が経過した時点で前記高電位側比較部の比較結果を判定する高電位側判定部（５８Ｓ，５９Ｓ，６０Ｓ）を備える請求項１記載の半導体素子のリーク電流検出回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電圧駆動型の半導体素子又はハーフブリッジ回路について、リーク電流を検出する回路に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
例えばＭＯＳＦＥＴのような電圧駆動型の半導体素子について、ゲート・ソース間、ゲート・ドレイン間のリーク電流を検出する構成については、様々なものが提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００７－１７４７５６号公報
特開２０１１－７１１７４号公報
特開２０１３－１９２４４４号公報
特開２０１７－１１８３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１～３に開示されている構成では、ゲート抵抗に発生する電圧降下を監視することでリーク電流を検出している。しかしながら、リーク電流が流れた際にゲート抵抗の両端に発生する電位差は微小であるため、高精度な検出回路が必要となる。例えば１０Ωのゲート抵抗で１００μＡのリーク電流を検出することを想定すると、検出電圧は１ｍＶである。
【０００５】
特許文献４に開示されている構成では、ＦＥＴをターンオンさせる経路にダイオードを挿入するといった変更が必要となり、リーク検出用の経路において順方向電圧Ｖｆ分の電圧を充電するまでの遅延時間が増大する。また、高抵抗のリーク検出用経路でゲート電圧を保持するためノイズの影響を受け易い、といった問題がある。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、高精度な回路を用いることなく、通常動作時にはノイズの影響を受け難くして、リーク電流を検出できる半導体素子のリーク電流検出回路、及びハーフブリッジ回路のリーク電流検出回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載の半導体素子のリーク電流検出回路によれば、電圧駆動型の半導体素子（１、１Ｈ、１Ｌ）を対象として、ゲートと低電位側導通端子との間に発生するリーク電流を検出する低電位側リーク検出部（１６Ｓ、１６Ｓ（Ｂ）、１６Ｓ（Ｃ）、１８Ｓ、２１Ｓ、２３Ｓ、２５Ｓ、２８Ｓ）と、ゲートと高電位側導通端子との間に発生するリーク電流を検出する高電位側リーク検出部（１６Ｄ、１６Ｄ（Ａ）、１６Ｄ（Ｂ）、１６Ｄ（Ｃ）、１８Ｄ、２１Ｄ、２３Ｄ、２５Ｄ、２８Ｄ）との何れか一方、又は双方を備える。
【０００８】
低電位側リーク検出部は、半導体素子のゲートを検査用に充電する充電部（７、８、２６Ｓ）、ゲートの電圧を閾値と比較する低電位側比較部（１１Ｓ、１２Ｓ）、オン側出力トランジスタ（３）、オフ側出力トランジスタ（６）、及び充電部のオンオフを制御する低電位側制御部（１３Ｓ、１８Ｓ、２１Ｓ、２３Ｓ、２５Ｓ、２８Ｓ、３１Ｓ、３８Ｓ、４４Ｓ、５６Ｓ）を備える。低電位側制御部は、オン側出力トランジスタをオフにすると共にオフ側出力トランジスタをオンにした初期状態から、オフ側出力トランジスタをオフにすると共に充電部をオンにすることで検査を行う。
【０００９】
高電位側リーク検出部は、半導体素子のゲートを検査用に放電する放電部、ゲートの電圧を閾値と比較する高電位側比較部、オン側出力トランジスタ、オフ側出力トランジスタ、及び放電部のオンオフを制御する高電位側制御部（１３Ｄ、１８Ｄ、２１Ｄ、２３Ｄ、２５Ｄ、２８Ｄ、３１Ｄ、３８Ｄ、４４Ｄ、５６Ｄ）を備える。高電位側制御部は、オン側出力トランジスタをオンにすると共にオフ側出力トランジスタをオフにした初期状態から、オン側出力トランジスタをオフにすると共に放電部をオンにすることで検査を行う。
【００１０】
このように、半導体素子のゲートを充電した後のゲートの電圧を閾値と比較することで、ゲートから半導体素子の低電位側導通端子へのリークの有無を判定できる。また、半導体素子のゲートを放電させた後のゲートの電圧を閾値と比較することで、半導体素子の高電位側導通端子からゲートへのリークの有無を判定できる。したがって、簡単な回路構成で、リーク電流を検出できる。また、通常動作では、リーク電流を検出するための抵抗値が高い経路を経由しないので、ノイズ耐性が低下することを回避できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許