特許ウォッチ

公開番号2024077885
公報種別公開特許公報(A)
公開日2024-06-10
出願番号2022190099
出願日2022-11-29
発明の名称演算回路及び演算処理方法
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06F 9/50 20060101AFI20240603BHJP(計算;計数)
要約【課題】プロセッサの演算回路全体の実行性能を向上させる。
【解決手段】プロセッサ11の演算回路であって、レジスタ116の使用率とリザベーションステーション114の使用率とリオーダバッファ117の使用率とロードバッファ118の使用率と演算器115の使用率とメモリユニット119の使用率との少なくともいずれかが閾値以下となった場合に、プロセッサ11で実行される各スレッドのリソース占有時間を計算し、計算したリソース占有時間が長い上位N個(Nは自然数)のスレッドを、使用率が閾値以下となったレジスタ116とリザベーションステーション114とリオーダバッファ117とロードバッファ118と演算器115とメモリユニット119との少なくともいずれかに対応するコアに、マイグレーションする指示を発行する観測部111を備える。
【選択図】図2
特許請求の範囲【請求項１】
レジスタとリザベーションステーションとリオーダバッファとロードバッファと演算器とメモリユニットとを備えるプロセッサの演算回路であって、
前記レジスタの使用率と前記リザベーションステーションの使用率と前記リオーダバッファの使用率と前記ロードバッファの使用率と前記演算器の使用率と前記メモリユニットの使用率との少なくともいずれかが閾値以下となった場合に、前記プロセッサで実行される各スレッドのリソース占有時間を計算し、
計算した前記リソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が前記閾値以下となった前記レジスタと前記リザベーションステーションと前記リオーダバッファと前記ロードバッファと前記演算器と前記メモリユニットとの少なくともいずれかに対応するコアに、マイグレーションする指示を発行する、
観測部を備える、演算回路。
続きを表示（約 580 文字）【請求項２】
前記プロセッサは、Simultaneous Multi Threading（ＳＭＴ）機能を有する、
請求項１に記載の演算回路。
【請求項３】
前記リソース占有時間は、現在のクロック数からスレッドの投入時のクロック数を減算することにより計算される、
請求項１又は２に記載の演算回路。
【請求項４】
レジスタとリザベーションステーションとリオーダバッファとロードバッファと演算器とメモリユニットとを備えるプロセッサにおける演算処理方法であって、
前記レジスタの使用率と前記リザベーションステーションの使用率と前記リオーダバッファの使用率と前記ロードバッファの使用率と前記演算器の使用率と前記メモリユニットの使用率との少なくともいずれかが閾値以下となった場合に、前記プロセッサで実行される各スレッドのリソース占有時間を計算し、
計算した前記リソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が前記閾値以下となった前記レジスタと前記リザベーションステーションと前記リオーダバッファと前記ロードバッファと前記演算器と前記メモリユニットとの少なくともいずれかに対応するコアに、マイグレーションする指示を発行する、
処理をコンピュータが実行する、演算処理方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、演算回路及び演算処理方法に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
近年のCentral Processing Unit（ＣＰＵ）の命令パイプラインは、Out-of-Order（ＯｏＯ）の実行によって依存関係のない命令を並行して実行できるため、従来のin-order方式に比べて高い効率を発揮している。
【０００３】
ＯｏＯ方式では、命令がフェッチされ最終的にコミットされるまでは演算器やメモリユニットへの投入は順不同であるが、コミットで命令発行順に整列され、使用していたハードウェアリソースが開放される。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－１７４１９４号公報
米国公開公報第２０１９／０２６５７７７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
データの依存関係により命令の連鎖が長い場合、コミットまでの時間が長くなり、使用するハードウェアリソースが多くなることで、あるリソースが枯渇すると後続の命令が投入できず命令パイプラインの効率が低下してしまうおそれがある。
【０００６】
特に、Simultaneous Multi Threading（ＳＭＴ）機能を有するプロセッサでは、複数のスレッドが１つのコアを共有するため、ハードウェアリソースの枯渇の可能性がより高くなる傾向にある。
【０００７】
１つの側面では、プロセッサの演算回路全体の実行性能を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
１つの側面では、演算回路は、レジスタとリザベーションステーションとリオーダバッファとロードバッファと演算器とメモリユニットとを備えるプロセッサの演算回路であって、前記レジスタの使用率と前記リザベーションステーションの使用率と前記リオーダバッファの使用率と前記ロードバッファの使用率と前記演算器の使用率と前記メモリユニットの使用率との少なくともいずれかが閾値以下となった場合に、前記プロセッサで実行される各スレッドのリソース占有時間を計算し、計算した前記リソース占有時間が長い上位Ｎ個（Ｎは自然数）のスレッドを、使用率が前記閾値以下となった前記レジスタと前記リザベーションステーションと前記リオーダバッファと前記ロードバッファと前記演算器と前記メモリユニットとの少なくともいずれかに対応するコアに、マイグレーションする指示を発行する観測部を備える。
【発明の効果】
【０００９】
１つの側面では、プロセッサの演算回路全体の実行性能を向上させることができる。
【図面の簡単な説明】
【００１０】
実施形態における情報処理装置のハードウェア構成例を模式的に示すブロック図である。
図１に示したＣＰＵのハードウェア構成例を模式的に示すブロック図である。
実施形態におけるスレッド管理情報を例示するテーブルである。
実施形態における使用率情報を例示するテーブルである。
実施形態におけるマイグレーション処理を説明するフローチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許