特許ウォッチ

公開番号2024071168
公報種別公開特許公報(A)
公開日2024-05-24
出願番号2022181978
出願日2022-11-14
発明の名称積層セラミック電子部品及び電子装置
出願人太陽誘電株式会社
代理人個人
主分類H01G 4/30 20060101AFI20240517BHJP(基本的電気素子)
要約【課題】放熱性を向上することができる積層セラミック電子部品及び電子装置を提供する。
【解決手段】積層セラミックコンデンサ1は、複数の誘電体層22、及び誘電体層を介して設けられた複数の内部電極層23を含む略直方体形状の積層チップ2と、積層体において互いに対向する一対の端面2A,2Bをそれぞれ覆い、積層体の積層方向に沿って複数の内部電極層と接続され、少なくとも一方において、積層方向の一端を含む第1領域Diのポア率が、積層方向の他端を含む第2領域Uiのポア率より低い一対の外部電極30a,30bとを有する。
【選択図】図2

特許請求の範囲【請求項１】
複数の誘電体層、及び前記誘電体層を介して設けられた複数の内部電極層を含む略直方体形状の積層体と、
前記積層体において互いに対向する一対の端面をそれぞれ覆い、前記積層体の積層方向に沿って前記複数の内部電極層と接続され、少なくとも一方において、前記積層方向の一端を含む第１領域のポア率が、前記積層方向の他端を含む第２領域のポア率より低い一対の外部電極とを有することを特徴とする積層セラミック電子部品。
続きを表示（約 860 文字）【請求項２】
前記一対の外部電極の少なくとも一方のポア率は、前記第２領域から前記第１領域に向かって低下することを特徴とする請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１領域のポア率は、１０％以下であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第１領域のポア率は、５％以下であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
【請求項５】
前記第１領域のポア率は、０．５％以上であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
【請求項６】
前記第２領域のポア率は、３０％以下であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
【請求項７】
前記第２領域のポア率は、１０％より大きいことを特徴とする請求項１または２に記載の積層セラミック電子部品。
【請求項８】
前記第１領域は、前記端面から、前記積層方向を向く前記積層体の一方の主面上に回り込んだ第１回り込み部を有し、
前記第２領域は、前記端面から、前記積層方向を向く前記積層体の他方の主面上に回り込んだ第２回り込み部を有し、
前記第１回り込み部の厚みは、前記第２回り込み部の厚みより厚いことを特徴とする請求項１または２に記載の積層セラミック電子部品。
【請求項９】
前記第１回り込み部の厚みは、前記第２回り込み部の厚みの１．１倍以上であることを特徴とする請求項８に記載の積層セラミック電子部品。
【請求項１０】
前記一対の外部電極の少なくとも一方を覆うメッキ層を有し、
前記メッキ層において、前記積層方向の一端を含む第３領域のポア率が、前記積層方向の他端を含む第４領域のポア率より低いことを特徴とする請求項１または２に記載の積層セラミック電子部品。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミック電子部品及び電子装置に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
例えば積層セラミックコンデンサは、内部電極層及び誘電体層が交互に積層された積層チップを有し、その積層方向と直交する方向の端面には外部電極が設けられている（例えば特許文献１参照）。積層セラミックコンデンサの製造工程において、積層チップの端面に導電ペーストを塗布して焼き付けることにより外部電極が形成する。このとき、焼き付け時の積層チップの収縮により外部電極に作用する応力を緩和するため、外部電極にはポアが形成されることがある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－８９９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
回路基板に実装された積層セラミックコンデンサ内の熱は、外部電極を伝導して回路基板に放熱される。しかし、外部電極内にポアが多いと、外部電極の密度が低下するため、積層セラミックコンデンサから回路基板への熱伝導性が悪化する。
【０００５】
そこで本発明は、上記課題に鑑みなされたものであり、放熱性を向上することができる積層セラミック電子部品及び電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の積層セラミック電子部品は、複数の誘電体層、及び前記誘電体層を介して設けられた複数の内部電極層を含む略直方体形状の積層体と、前記積層体において互いに対向する一対の端面をそれぞれ覆い、前記積層体の積層方向に沿って前記複数の内部電極層と接続され、少なくとも一方において、前記積層方向の一端を含む第１領域のポア率が、前記積層方向の他端を含む第２領域のポア率より低い一対の外部電極とを有することを特徴とする。
【０００７】
上記の積層セラミック電子部品において、前記一対の外部電極の少なくとも一方のポア率は、前記第２領域から前記第１領域に向かって低下してもよい。
【０００８】
上記の積層セラミック電子部品において、前記第１領域のポア率は、１０％以下であってもよい。
【０００９】
上記の積層セラミック電子部品において、前記第１領域のポア率は、５％以下であってもよい。
【００１０】
上記の積層セラミック電子部品において、前記第１領域のポア率は、０．５％以上であってもよい。
（【００１１】以降は省略されています）

関連特許