特許ウォッチ

公開番号2023154738
公報種別公開特許公報(A)
公開日2023-10-20
出願番号2022064259
出願日2022-04-08
発明の名称ひずみゲージ、及び、ひずみの測定方法
出願人学校法人立命館
代理人個人
主分類H10N 30/853 20230101AFI20231013BHJP()
要約【課題】増幅回路や電源を不要とするひずみゲージを提供する。
【解決手段】ひずみゲージ100は、ヘテロ接合型光電変換素子10と、ヘテロ接合型光電変換素子を挟む電極対21,22と、を備え、ヘテロ接合型光電変換素子のPN接合部におけるP型半導体12とN型半導体11との少なくとも一方が圧電半導体である。
【選択図】図1
特許請求の範囲【請求項１】
ヘテロ接合型光電変換素子と、
前記ヘテロ接合型光電変換素子を挟む電極対と、を備え、
前記ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体である
ひずみゲージ。
続きを表示（約 830 文字）【請求項２】
前記電極対の間の電圧の測定値より、光が照射された状態における前記ヘテロ接合型光電変換素子に印加されたひずみが得られる
請求項１に記載のひずみゲージ。
【請求項３】
前記光が照射された状態における前記ヘテロ接合型光電変換素子に印加されたひずみを、前記電極対の間の起電力の変化によって得る
請求項２に記載のひずみゲージ。
【請求項４】
前記Ｎ型半導体が前記圧電半導体である
請求項１に記載のひずみゲージ。
【請求項５】
前記Ｐ型半導体が結晶化セレンである
請求項４に記載のひずみゲージ。
【請求項６】
前記Ｐ型半導体と前記Ｎ型半導体とは、前記ヘテロ接合型光電変換素子に印加されるひずみが大きくなるとバンドオフセットが小さくなる組み合わせである
請求項１に記載のひずみゲージ。
【請求項７】
前記Ｐ型半導体と前記Ｎ型半導体とは、設定されたひずみの測定範囲の上限のひずみが印加されたときの前記電極対間の開放電圧が最大になる組み合わせである
請求項１に記載のひずみゲージ。
【請求項８】
前記電極対のうちの前記Ｎ型半導体に接続されている電極は透明電極である
請求項１に記載のひずみゲージ。
【請求項９】
ヘテロ接合型光電変換素子を利用したひずみの測定方法であって、
前記ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体であるヘテロ接合型光電変換素子の、前記Ｐ型半導体と前記Ｎ型半導体とに電極対を接続し、
前記ヘテロ接合型光電変換素子に光を照射し、
前記電極対の間の電圧の測定値より、前記光が照射された状態における前記ヘテロ接合型光電変換素子に印加されたひずみを得る、ことを備えた
ひずみの測定方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ひずみゲージ、及び、ひずみの測定方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
特開２０１３－３２９１８号公報（以下、特許文献１）に開示されているような、従来のひずみゲージは、金属に対して与えられた外力によって生じたひずみを、金属の外力によって変化した抵抗によって読み取るものが一般的である。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－３２９１８号公報
【発明の概要】
【０００４】
しかしながら、このような一般的なひずみゲージでは、抵抗値を読み取るために増幅回路や電源が必要となる。そのため、増幅回路や電源を不要とするひずみゲージの要望がある。
【０００５】
ある実施の形態に従うと、ひずみゲージは、ヘテロ接合型光電変換素子と、ヘテロ接合型光電変換素子を挟む電極対と、を備え、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体である。
【０００６】
他の実施の形態に従うと、ひずみの測定方法は、ヘテロ接合型光電変換素子を利用したひずみの測定方法であって、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体であるヘテロ接合型光電変換素子の、Ｐ型半導体とＮ型半導体とに電極対を接続し、ヘテロ接合型光電変換素子に光を照射し、電極対の間の電圧の測定値より、光が照射された状態におけるヘテロ接合型光電変換素子に印加されたひずみを得る、ことを備えている。
【０００７】
更なる詳細は、後述の実施形態として説明される。
【図面の簡単な説明】
【０００８】
図１は、実施の形態に係るひずみゲージの構成の概略図である。
図２は、ひずみゲージの製造方法の一例を説明するための図である。
図３は、ひずみゲージへのひずみの印加方法の一例を表した図である。
図４は、ひずみゲージに含まれる光電変換素子のエネルギー準位を説明するための図である。
図５は、発明者らによる、マグネシウム添加酸化亜鉛（ＺｎＭｇＯ）の伝導帯下端（ＣＢＭ）のエネルギー準位を変化させたときの光電変換素子の光電変換特性のシミュレーション結果を表した図である。
図６は、ひずみゲージに対して同一のひずみを繰り返し印加したときの、ひずみゲージの開放電圧の測定結果を表した図である。
図７は、ひずみゲージに印加されるひずみの定義を説明するための図である。
図８は、ひずみゲージに対するひずみの印加量と開放電圧の測定結果との関係を表した図である。
図９は、Ｎ型半導体が酸化亜鉛（ＺｎＯ）、Ｐ型半導体がテルル化カドミウム（ＣｄＴｅ）であるときのエネルギー準位を説明するための図である。
図１０は、Ｎ型半導体が酸化チタン（ＴｉＯ
2
）、Ｐ型半導体がテルル化カドミウム（ＣｄＴｅ）であるときのエネルギー準位を説明するための図である。
図１１は、ひずみゲージを用いたひずみの測定方法の概要を表したフローチャートである。
【発明を実施するための形態】
【０００９】
＜１．ひずみゲージ、及び、ひずみの測定方法の概要＞
【００１０】
（１）本実施の形態に係るひずみゲージは、ヘテロ接合型光電変換素子と、ヘテロ接合型光電変換素子を挟む電極対と、を備え、ヘテロ接合型光電変換素子のＰＮ接合部におけるＰ型半導体とＮ型半導体との少なくとも一方が圧電半導体である。
（【００１１】以降は省略されています）

関連特許