特許ウォッチ

公開番号2025149087
公報種別公開特許公報(A)
公開日2025-10-08
出願番号2024049527
出願日2024-03-26
発明の名称ジョセフソン素子、量子ビット、及びジョセフソン素子の製造方法
出願人富士通株式会社
代理人個人
主分類H10N 60/12 20230101AFI20251001BHJP()
要約【課題】特性のばらつきを抑えることが可能なジョセフソン素子の製造方法を提供する。
【解決手段】ジョセフソン素子100の製造方法は、スパッタリング法を用いてチタン膜及び窒化チタン膜の少なくとも一方を含む第1導電膜20とアルミニウムを含む第2導電膜22とを成膜して、第1導電膜20と第1導電膜20の上面に設けられた第2導電膜22とを含む下部電極14を形成する工程と、下部電極14上に絶縁膜16を形成する工程と、絶縁膜16を介して下部電極14に重なる領域を有するように超伝導材料を含む上部電極18を形成する工程と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
スパッタリング法を用いてチタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜とアルミニウムを含む第２導電膜とを成膜して、前記第１導電膜と前記第１導電膜の上面に設けられた前記第２導電膜とを含む下部電極を形成する工程と、
前記下部電極上に絶縁膜を形成する工程と、
前記絶縁膜を介して前記下部電極に重なる領域を有するように超伝導材料を含む上部電極を形成する工程と、を備える、ジョセフソン素子の製造方法。
続きを表示（約 1,000 文字）【請求項２】
前記第１導電膜は（１１１）配向を有する窒化チタン膜である、請求項１に記載のジョセフソン素子の製造方法。
【請求項３】
前記第１導電膜と前記第２導電膜は真空中で連続して成膜される、請求項１または２に記載のジョセフソン素子の製造方法。
【請求項４】
前記下部電極を形成する工程は、前記第１導電膜を成膜する前にスパッタリング法を用いて（００２）配向を有するチタン膜である第３導電膜を成膜して、前記第３導電膜と前記第３導電膜の上面に設けられた前記第１導電膜と前記第１導電膜の上面に設けられた前記第２導電膜とを含む前記下部電極を形成する、請求項２に記載のジョセフソン素子の製造方法。
【請求項５】
チタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜と、前記第１導電膜の上面に設けられ、（１１１）配向を有するアルミニウムを含む第２導電膜と、を含む下部電極と、
前記下部電極上に設けられた絶縁膜と、
前記絶縁膜を介して前記下部電極に重なる領域を有して設けられ、超伝導材料を含む上部電極と、を備えるジョセフソン素子。
【請求項６】
前記第１導電膜は（１１１）配向を有する窒化チタン膜である、請求項５に記載のジョセフソン素子。
【請求項７】
前記下部電極は（００２）配向を有するチタン膜である第３導電膜を含み、
前記第１導電膜は前記第３導電膜の上面に設けられる、請求項６に記載のジョセフソン素子。
【請求項８】
前記第２導電膜はアルミニウムに他の元素が添加されたアルミニウム合金膜を含む、請求項５または６に記載のジョセフソン素子。
【請求項９】
前記第２導電膜は、アルミニウムに他の元素が添加されたアルミニウム合金膜と、前記アルミニウム合金膜と前記絶縁膜との間に設けられたアルミニウム膜と、を含む、請求項５または６に記載のジョセフソン素子。
【請求項１０】
ジョセフソン素子を備えた量子ビットであって、
前記ジョセフソン素子は、
チタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜と、前記第１導電膜の上面に設けられ、（１１１）配向を有するアルミニウムを含む第２導電膜と、を含む下部電極と、
前記下部電極上に設けられた絶縁膜と、
前記絶縁膜を介して前記下部電極に重なる領域を有して設けられ、超伝導材料を含む上部電極と、を備える、量子ビット。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ジョセフソン素子、量子ビット、及びジョセフソン素子の製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
ジョセフソン素子を用いた超伝導量子ビットの開発が進められている。ジョセフソン素子は、超伝導材料を各々含む下部電極及び上部電極の間に絶縁膜が挟まれた構造を有する。下部電極及び上部電極はアルミニウム及び／又は窒化チタンにより形成されることが知られている（例えば特許文献１－５）。
【先行技術文献】
【特許文献】
【０００３】
特表２０２２－５１８１１２号公報
特表２０２３－５１８３４８号公報
米国特許第９５１５２４７号明細書
米国特許出願公開第２０２２／０４１６３９２号明細書
米国特許第１０２５６３９２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現状の超伝導量子ビットは特性のばらつきが大きい。これは、ジョセフソン素子の特性のばらつきが大きいためと考えられる。
【０００５】
１つの側面では、ジョセフソン素子の特性のばらつきを抑えることを目的とする。
【課題を解決するための手段】
【０００６】
１つの態様では、スパッタリング法を用いてチタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜とアルミニウムを含む第２導電膜とを成膜して、前記第１導電膜と前記第１導電膜の上面に設けられた前記第２導電膜とを含む下部電極を形成する工程と、前記下部電極上に絶縁膜を形成する工程と、前記絶縁膜を介して前記下部電極に重なる領域を有するように超伝導材料を含む上部電極を形成する工程と、を備える、ジョセフソン素子の製造方法である。
【０００７】
１つの態様では、チタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜と、前記第１導電膜の上面に設けられ、（１１１）配向を有するアルミニウムを含む第２導電膜と、を含む下部電極と、前記下部電極上に設けられた絶縁膜と、前記絶縁膜を介して前記下部電極に重なる領域を有して設けられ、超伝導材料を含む上部電極と、を備えるジョセフソン素子である。
【０００８】
１つの態様では、ジョセフソン素子を備えた量子ビットであって、前記ジョセフソン素子は、チタン膜及び窒化チタン膜の少なくとも一方を含む第１導電膜と、前記第１導電膜の上面に設けられ、（１１１）配向を有するアルミニウムを含む第２導電膜と、を含む下部電極と、前記下部電極上に設けられた絶縁膜と、前記絶縁膜を介して前記下部電極に重なる領域を有して設けられ、超伝導材料を含む上部電極と、を備える、量子ビットである。
【発明の効果】
【０００９】
１つの側面として、ジョセフソン素子の特性のばらつきを抑えることができる。
【図面の簡単な説明】
【００１０】
図１（ａ）は、実施例１に係るジョセフソン素子の平面図、図１（ｂ）は、図１（ａ）のＡ－Ａ断面図である。
図２（ａ）から図２（ｄ）は、実施例１に係るジョセフソン素子の製造方法を示す断面図（その１）である。
図３（ａ）から図３（ｄ）は、実施例１に係るジョセフソン素子の製造方法を示す断面図（その２）である。
図４（ａ）から図４（ｃ）は、実施例１に係るジョセフソン素子の製造方法を示す断面図（その３）である。
図５（ａ）及び図５（ｂ）は、アルミニウムの結晶粒子が大きい場合の平面模式図及び断面模式図、図５（ｃ）及び図５（ｄ）は、アルミニウムの結晶粒子が小さい場合の平面模式図及び断面模式図である。
図６（ａ）及び図６（ｂ）は、実施例１の変形例１及び変形例２に係るジョセフソン素子の断面図である。
図７は、実施例２に係るジョセフソン素子の断面図である。
図８（ａ）及び図８（ｂ）は、実施例２に係るジョセフソン素子の製造方法を示す断面図である。
図９（ａ）及び図９（ｂ）は、実施例３及び実施例３の変形例に係るジョセフソン素子の断面図である。
図１０は、実施例４に係るジョセフソン素子の断面図である。
図１１（ａ）から図１１（ｄ）は、実施例４に係るジョセフソン素子の製造方法を示す断面図（その１）である。
図１２（ａ）から図１２（ｄ）は、実施例４に係るジョセフソン素子の製造方法を示す断面図（その２）である。
図１３は、実施例５に係る量子ビットの回路図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許