特許ウォッチ

公開番号2025141600
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024041612
出願日2024-03-15
発明の名称誤り率測定装置及び信号検出方法
出願人アンリツ株式会社
代理人弁理士法人有我国際特許事務所
主分類H04L 1/00 20060101AFI20250919BHJP(電気通信技術)
要約【課題】シーケンスブロックなどの特定パターンをリアルタイムに検出してユーザに通知できる誤り率測定装置及び信号検出方法を提供する。
【解決手段】誤り率測定装置は、LTSSMのステートに応じてDUTから出力されることが期待される特定パターンからなる内部信号を生成する内部信号生成回路22と、内部信号の先頭の一部をリファレンス信号として保持するリファレンス信号保持部23と、リファレンス信号とDUTからの入力信号とを比較して、入力信号における特定パターンの先頭を検出する先頭検出部24と、先頭検出部24により特定パターンの先頭が検出されたタイミングに同期した検出信号を出力する検出信号出力部25と、検出信号を保持するラッチ部26と、ラッチ部26により検出信号が保持されている期間に、先頭検出部24により特定パターンが検出されたことを示す検出通知画像を表示する表示部と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
リンク状態管理機構を搭載した被測定物（２００）からの入力信号の誤り率の測定を行う誤り率測定装置（１００）であって、
前記リンク状態管理機構のステートに応じて前記被測定物から出力されることが期待される特定パターンからなる内部信号を生成する内部信号生成回路（２２）と、
前記内部信号の先頭の一部をリファレンス信号として保持するリファレンス信号保持部（２３）と、
前記リファレンス信号と前記入力信号とを比較して、前記入力信号における前記特定パターンの先頭を検出する先頭検出部（２４）と、
前記先頭検出部により前記特定パターンの先頭が検出されたタイミングに同期した検出信号を出力する検出信号出力部（２５）と、
前記検出信号を保持するラッチ部（２６）と、
前記ラッチ部により前記検出信号が保持されている期間に、前記先頭検出部により前記特定パターンの先頭が検出されたことを示す検出通知画像（６１）を表示する表示部（４０）と、を備えることを特徴とする誤り率測定装置。
続きを表示（約 1,000 文字）【請求項２】
前記表示部は、前記ラッチ部による前記検出信号の保持を解除するための保持解除指示部（６２）を更に表示することを特徴とする請求項１に記載の誤り率測定装置。
【請求項３】
前記先頭検出部により前記特定パターンの先頭が検出された前記入力信号を遅延させて、前記内部信号生成回路から出力された前記内部信号と前記入力信号における前記特定パターンとを同期させる遅延回路（２７）と、
前記内部信号生成回路から出力された前記内部信号と、前記遅延回路から出力された前記入力信号とを順次比較することにより、前記入力信号における前記特定パターンの誤り率の測定を行う誤り率測定部（２８）と、を更に備え、
前記内部信号生成回路は、前記検出信号をトリガとして、前記内部信号を生成することを特徴とする請求項１に記載の誤り率測定装置。
【請求項４】
前記リンク状態管理機構を任意のステートに遷移させるためのシーケンスブロックを前記被測定物に送信するパルスパターン発生器（２１）を更に備えることを特徴とする請求項１又は請求項２に記載の誤り率測定装置。
【請求項５】
リンク状態管理機構を搭載した被測定物（２００）からの入力信号の誤り率の測定を行う誤り率測定装置（１００）が実行する信号検出方法であって、
前記リンク状態管理機構のステートに応じて前記被測定物から出力されることが期待される特定パターンからなる内部信号を生成する内部信号生成ステップ（Ｓ３）と、
前記内部信号の先頭の一部をリファレンス信号として保持するリファレンス信号保持ステップ（Ｓ４）と、
前記リファレンス信号と前記入力信号とを比較して、前記入力信号における前記特定パターンの先頭を検出する先頭検出ステップ（Ｓ６）と、
前記先頭検出ステップにより前記特定パターンの先頭が検出されたタイミングに同期した検出信号を出力する検出信号出力ステップ（Ｓ７）と、
前記検出信号をラッチ部（２６）により保持するラッチステップ（Ｓ８）と、
前記ラッチ部により前記検出信号が保持されている期間に、前記先頭検出ステップにより前記特定パターンの先頭が検出されたことを示す検出通知画像（６１）を表示する表示ステップ（Ｓ９）と、を含むことを特徴とする信号検出方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、誤り率測定装置及び信号検出方法に関し、特に、入力信号のパターンの先頭を検出する誤り率測定装置及び信号検出方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
ＰＣＩｅ（登録商標）（Peripheral Component Interconnect Express）やＵＳＢ（登録商標）（Universal Serial Bus）等のプロトコルにおいては、リンク状態管理機構（Link Training and Status State Machine：ＬＴＳＳＭ）を制御し、デバイスのステートを切り替えるシーケンス動作が必須となる。規定された複数のデータパターン（以降、これらを「シーケンスブロック」と呼ぶ）を正しい順序でデバイスに送ることにより、デバイスのステートを任意に変更することが可能となる。
【０００３】
例えば、ＰＣＩｅにはＧｅｎ１～Ｇｅｎ６などの規格があり、通信速度も規格ごとに２．４ＧＴ／ｓ～３２ＧＴ／ｓの範囲で様々に異なる。ＰＣＩｅデバイスは全て下位互換性があり、通信速度の切り替えが可能である。ステートの切り替えはこの通信速度の切り替えにも用いられる。
【０００４】
例えば、ＰＣＩｅでは、ＬＴＳＳＭのステート遷移図は図６に示すようなものであり、ステートとして、L0、L0s、L1、L2、Detect、Polling、Configuration、Disabled、Hot Reset、Loopback（ループバック）、Recoveryが定義されている。
【０００５】
ＰＣＩｅデバイスやＵＳＢデバイスの開発メーカー、また、それらのコントローラを開発するメーカーは、デバイス開発時のテストにおいて、デバイスがシーケンスブロックを正しく送受信できているかどうかを確認する必要がある。この確認には、例えば、ロジックアナライザやプロトコルアナライザが用いられている。しかしながら、これらの測定装置はリアルタイム性に欠け、データの取得と解析を同時に行えないものが多い。さらに、シーケンスブロックの中には非常に長い周期を持つパターンも存在し、これらの測定装置では解析に時間がかかる場合がある。
【０００６】
リアルタイムでデータの取得と解析を同時に行える測定装置としては、誤り率測定装置が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
特許第７１３２９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
デバイスメーカーは、開発したデバイスが入力したシーケンスブロックに応じて正しいステート遷移を行っているかを確認する必要がある。ステートに応じてデバイスから出力されるデータは決まっているため、デバイスから出力されるデータを判別することでデバイスのステートの状態を把握することができる。
【０００９】
しかしながら、既存の誤り率測定装置は連続したデータの誤り率を測定することは可能であるが、１ｍｓ程度の瞬間的なデータを検出し、検出をユーザに通知できる仕組みを備えていなかった。
【００１０】
誤り率測定装置はデータを検出しない限り誤り率の測定を行わないため、誤り率の測定が行われているかどうかに基づいて、データが検出されたことをユーザが把握することは可能ではある。しかしながら、従来の誤り率測定装置のＧＵＩ（Graphical User Interface）の更新周期は１００ｍｓ程度であるため、数百ｍｓ以上の長さのデータでなければ、ユーザがデータの検出を視認できないという問題がある。さらに、仮に数百ｍｓ以上の長さのデータであっても、シーケンス全体が長時間に及ぶ場合には、数百ｍｓの期間の表示がいつ行われたかをユーザが確認することは現実的ではない。
（【００１１】以降は省略されています）

関連特許