TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025139228
公報種別公開特許公報(A)
公開日2025-09-26
出願番号2024038044
出願日2024-03-12
発明の名称半導体チップおよび半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H10D 1/68 20250101AFI20250918BHJP()
要約【課題】信号の伝播効率を向上できる半導体チップを提供すること。
【解決手段】第2半導体チップ60は、第1導電体70および第2導電体80を含む。第1導電体70および第2導電体80は、第2絶縁体64の第1面64S寄りに配置され、且つ第2半導体基板63の厚さ方向から視た平面視で互いに重ならないようにずれて配置されている。第1導電体70は、平面視でX方向に延びた第1電極部72を含む。第2導電体80は、平面視でX方向に延びた第1電極部82を含む。第1導電体70の第1電極部72と第2導電体80の第1電極部82とは、平面視においてX方向と直交するY方向に離隔した位置に設けられており、第1導電体70の第1電極部72と第2導電体80の第1電極部82は、平面視においてY方向に対向している。
【選択図】図5
特許請求の範囲【請求項1】
半導体基板と、
前記半導体基板上に設けられ、第1面と、前記第1面とは反対側の第2面と、を含み、前記第2面が前記半導体基板寄りに配置されている絶縁体と、
前記絶縁体に埋め込まれ、互いに電気的に絶縁された第1導電体および第2導電体と、
を含み、
前記第1導電体および前記第2導電体は、キャパシタを構成し、
前記第1導電体および前記第2導電体は、前記絶縁体の前記第1面寄りに配置され、且つ前記半導体基板の厚さ方向から視た平面視で互いに重ならないようにずれて配置され、
前記第1導電体および前記第2導電体の双方は、前記平面視で第1方向に延びた第1電極部を含み、
前記第1導電体の前記第1電極部と前記第2導電体の前記第1電極部とは、前記平面視において前記第1方向と直交する第2方向に離隔した位置に設けられており、前記第1導電体の前記第1電極部と前記第2導電体の前記第1電極部の少なくとも一部は前記平面視において前記第2方向に対向している、
半導体チップ。
続きを表示(約 950 文字)【請求項2】
前記第1導電体の前記第1電極部および前記第2導電体の前記第1電極部は複数設けられており、前記第2方向に交互に配置されている、
請求項1に記載の半導体チップ。
【請求項3】
前記厚さ方向における前記半導体基板と前記第1導電体との間の距離を第1基板距離とし、
前記平面視で、前記第2方向における前記第1導電体の前記第1電極部と前記第2導電体の前記第1電極部との間の距離を導電体間距離とし、
前記第1基板距離は、前記導電体間距離以上である、
請求項1に記載の半導体チップ。
【請求項4】
前記厚さ方向における前記半導体基板と前記第2導電体との間の距離を第2基板距離とし、
前記第1基板距離は、前記第2基板距離よりも大きい、
請求項3に記載の半導体チップ。
【請求項5】
前記第2導電体の前記第1電極部の厚さは、前記第1導電体の前記第1電極部の厚さよりも薄い、
請求項1に記載の半導体チップ。
【請求項6】
前記第1導電体および前記第2導電体は、Al、Cu、Ti、TiN、Ta、TaN、Au、Ag、およびWのうち1つまたは複数を含む材料によって構成されている、
請求項1に記載の半導体チップ。
【請求項7】
前記絶縁体は、前記厚さ方向に積層された複数の絶縁膜により構成されており、
前記第1導電体および前記第2導電体は、前記複数の絶縁膜の少なくとも1つに埋め込まれている、
請求項1に記載の半導体チップ。
【請求項8】
前記第1導電体および前記第2導電体は、同一の前記絶縁膜に埋め込まれている、
請求項7に記載の半導体チップ。
【請求項9】
前記第2導電体は、前記第1導電体が埋め込まれた前記絶縁膜よりも前記半導体基板寄りの前記絶縁膜に埋め込まれている、
請求項7に記載の半導体チップ。
【請求項10】
前記第1導電体は、前記複数の絶縁膜のうち最上の前記絶縁膜に埋め込まれている、
請求項7に記載の半導体チップ。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、半導体チップおよび半導体装置に関するものである。
続きを表示(約 2,800 文字)【背景技術】
【0002】
特許文献1は、絶縁層内において上下方向に対向するように配置された高電圧導体パターンおよび低電圧導体パターンを含む電子部品を開示する。高電圧導体パターンおよび低電圧導体パターンは、コイルまたはキャパシタ導体膜であり、電子部品は、高電圧導体パターンと低電圧導体パターンの間で直流信号を遮断しつつ、交流信号のみを選択的に伝達する。
【先行技術文献】
【特許文献】
【0003】
国際公開第2019-074130号
【0004】
[概要]
ところで、上記の電子部品のように信号を伝達する装置では、信号の伝播効率の向上が求められることがある。
【0005】
本開示の一態様である半導体チップは、半導体基板と、前記半導体基板上に設けられ、第1面と、前記第1面とは反対側の第2面と、を含み、前記第2面が前記半導体基板寄りに配置されている絶縁体と、前記絶縁体に埋め込まれ、互いに電気的に絶縁された第1導電体および第2導電体と、を含み、前記第1導電体および前記第2導電体は、キャパシタを構成し、前記第1導電体および前記第2導電体は、前記絶縁体の前記第1面寄りに配置され、且つ前記半導体基板の厚さ方向から視た平面視で互いに重ならないようにずれて配置され、前記第1導電体は、前記平面視で第1方向に延びた第1の第1電極部を含み、前記第2導電体は、前記平面視で前記第1方向に延びた第2の第1電極部を含み、前記第1の第1電極部と前記第2の第1電極部とは、前記平面視において前記第1方向と直交する第2方向に離隔した位置に設けられており、両者の少なくとも一部は前記平面視において前記第2方向に対向している。
【0006】
本開示の一態様である半導体装置は、互いに離隔して配置された第1ダイパッドおよび第2ダイパッドと、前記第1ダイパッドに搭載され、第1回路を含む第1半導体チップと、前記第2ダイパッドに搭載され、第2回路を含む第2半導体チップと、を含み、前記第2半導体チップは、半導体基板と、前記半導体基板上に設けられ、第1面と、前記第1面とは反対側の第2面と、を含み、前記第2面が前記半導体基板寄りに配置されている絶縁体と、前記絶縁体に埋め込まれ、互いに電気的に絶縁された第1導電体および第2導電体と、を含み、前記第1導電体および前記第2導電体は、キャパシタを構成し、前記第1導電体および前記第2導電体は、前記絶縁体の前記第1面寄りに配置され、且つ前記半導体基板の厚さ方向から視た平面視で互いに重ならないようにずれて配置され、前記第1導電体および前記第2導電体の双方は、前記平面視で第1方向に延びた第1電極部を含み、前記第1導電体の前記第1電極部と前記第2導電体の前記第1電極部とは、前記平面視において前記第1方向と直交する第2方向に離隔した位置に設けられており、前記第1導電体の前記第1電極部と前記第2導電体の前記第1電極部の少なくとも一部は前記平面視において前記第2方向に対向している。
【図面の簡単な説明】
【0007】
図1は、一実施形態の半導体装置の構成を模式的に示す回路図である。
図2は、図1の半導体装置を模式的に示す概略平面図である。
図3は、図1の半導体装置を模式的に示す概略断面図である。
図4は、図2の第2チップのキャパシタを示す概略平面図である。
図5は、図4のF5-F5線に沿った半導体チップの概略断面図である。
図6は、図4のF6-F6線に沿った半導体チップの概略断面図である。
図7は、図2の第1チップのキャパシタを示す概略平面図である。
図8は、図7のF8-F8線に沿った半導体チップの概略断面図である。
図9は、比較例の半導体装置の構成を示す回路図である。
図10は、図9の比較例の半導体装置を模式的に示す概略断面図である。
図11は、図10の半導体装置のキャパシタを示す概略断面図である。
図12は、図11の半導体装置のキャパシタを示す説明図である。
図13は、図9の比較例の半導体装置を説明するための等価回路図である。
図14は、図1の半導体装置の動作を説明するための等価回路図である。
図15は、変更例の半導体装置を模式的に示す概略断面図である。
図16は、図15の第2チップのキャパシタを模式的に示す概略断面図である。
図17は、図16のキャパシタを模式的に示す概略断面図である。
図18は、変更例のキャパシタを模式的に示す概略断面図である。
図19は、図18のキャパシタを示す概略断面図である。
図20は、変更例のキャパシタを模式的に示す概略断面図である。
図21は、図20のキャパシタを示す概略断面図である。
図22は、変更例のキャパシタを模式的に示す概略平面図である。
図23は、図22のキャパシタの一部を拡大して示す平面図である。
図24は、図21のキャパシタに対する比較例を示す平面図である。
図25は、変更例のキャパシタを模式的に示す概略平面図である。
図26は、変更例のキャパシタを模式的に示す概略平面図である。
図27は、変更例の半導体装置を模式的に示す概略断面図である。
図28は、変更例の半導体装置の構成を示す回路図である。
図29は、図28の半導体装置を模式的に示す概略断面図である。
【0008】
[詳細な説明]
以下、添付図面を参照して本開示の半導体チップおよび半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第1」、「第2」、「第3」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
【0009】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0010】
(実施形態)
(半導体装置の概略構成)
図1から図3を参照して、一実施形態の半導体装置100の概略構成について説明する。
(【0011】以降は省略されています)

この特許をJ-PlatPat(特許庁公式サイト)で参照する

関連特許

ローム株式会社
タイマ
3日前
ローム株式会社
基準電圧源
20日前
ローム株式会社
半導体装置
19日前
ローム株式会社
半導体装置
18日前
ローム株式会社
半導体装置
18日前
ローム株式会社
半導体装置
18日前
ローム株式会社
半導体装置
10日前
ローム株式会社
半導体装置
9日前
ローム株式会社
半導体装置
3日前
ローム株式会社
信号出力回路
9日前
ローム株式会社
信号出力回路
9日前
ローム株式会社
定電圧生成回路
9日前
ローム株式会社
MEMSセンサ
19日前
ローム株式会社
電圧制御発振器
19日前
ローム株式会社
半導体集積回路
10日前
ローム株式会社
半導体記憶装置
2日前
ローム株式会社
半導体記憶装置
2日前
ローム株式会社
窒化物半導体装置
17日前
ローム株式会社
半導体集積回路装置
17日前
ローム株式会社
差動回路及び発振器
11日前
ローム株式会社
半導体装置および車両
10日前
ローム株式会社
電源回路用の電子負荷装置
3日前
ローム株式会社
アナログデジタル変換装置
17日前
ローム株式会社
表示装置及びソースドライバ
10日前
ローム株式会社
ソースドライバ及び表示装置
18日前
ローム株式会社
半導体装置、電子機器、車両
10日前
ローム株式会社
ソースドライバ及び表示装置
10日前
ローム株式会社
半導体素子および半導体装置
11日前
ローム株式会社
差動アンプおよび半導体装置
9日前
ローム株式会社
データドライバ及び半導体装置
2日前
ローム株式会社
出力画像調整装置及び投影装置
11日前
ローム株式会社
半導体チップおよび半導体装置
2日前
ローム株式会社
バッテリマネージメントシステム
17日前
ローム株式会社
半導体装置及びデータ読み書き方法
20日前
ローム株式会社
電子回路及び電子回路のテスト方法
2日前
ローム株式会社
半導体装置および半導体装置の製造方法
9日前
続きを見る