特許ウォッチ

公開番号2025130989
公報種別公開特許公報(A)
公開日2025-09-09
出願番号2024028433
出願日2024-02-28
発明の名称半導体装置の製造方法、および半導体装置
出願人セイコーエプソン株式会社
代理人個人,個人,個人,個人
主分類H10D 30/66 20250101AFI20250902BHJP()
要約【課題】ゲート電極の位置をコントロールしやすい半導体装置の製造方法を提供する。
【解決手段】基板上にマスク層を形成する工程と、前記マスク層に複数の開口部を形成する工程と、前記複数の開口部に半導体を結晶成長させ、ソース領域およびドレイン領域のうちの一方である第1不純物領域と、前記ソース領域および前記ドレイン領域のうちの他方である第2不純物領域と、前記第1不純物領域と前記第2不純物領域との間に設けられたチャネル形成領域と、を有する複数の柱状部を形成する工程と、前記複数の柱状部の各々の側壁に絶縁層を形成する工程と、前記絶縁層を介して、前記チャネル形成領域の側方にゲート電極を形成する工程と、を含み、前記第1不純物領域を、前記基板と前記チャネル形成領域との間に形成し、前記マスク層の厚さを、前記第1不純物領域の厚さの半分よりも大きくする、半導体装置の製造方法。
【選択図】図1
特許請求の範囲【請求項１】
基板上にマスク層を形成する工程と、
前記マスク層に複数の開口部を形成する工程と、
前記複数の開口部に半導体を結晶成長させ、ソース領域およびドレイン領域のうちの一方である第１不純物領域と、前記ソース領域および前記ドレイン領域のうちの他方である第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に設けられたチャネル形成領域と、を有する複数の柱状部を形成する工程と、
前記複数の柱状部の各々の側壁に絶縁層を形成する工程と、
前記絶縁層を介して、前記チャネル形成領域の側方にゲート電極を形成する工程と、
を含み、
前記第１不純物領域を、前記基板と前記チャネル形成領域との間に形成し、
前記マスク層の厚さを、前記第１不純物領域の厚さの半分よりも大きくする、半導体装置の製造方法。
続きを表示（約 1,200 文字）【請求項２】
請求項１において、
前記複数の柱状部を形成する工程では、前記チャネル形成領域と前記ドレイン領域との間にドリフト領域を形成する、半導体装置の製造方法。
【請求項３】
請求項１において、
前記基板の前記複数の柱状部とは反対側に、前記基板を介して前記第１不純物領域と電気的に接続される第１電極を形成する工程を含む、半導体装置の製造方法。
【請求項４】
請求項３において、
前記ゲート電極を形成する工程の後に、前記複数の柱状部のうちの隣り合う柱状部の前記第２不純物領域の間に、柱状部間絶縁層を形成する工程と、
前記複数の柱状部上および前記柱状部間絶縁層上に、前記第２不純物領域と電気的に接続される第２電極を形成する工程と、
を含む、半導体装置の製造方法。
【請求項５】
請求項１において、
前記ゲート電極と前記基板との間の距離を、前記チャネル形成領域と前記基板との間の距離と同じにする、半導体装置の製造方法。
【請求項６】
基板と、
ソース領域およびドレイン領域のうちの一方である第１不純物領域と、前記ソース領域および前記ドレイン領域のうちの他方である第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に設けられたチャネル形成領域と、を有する半導体からなる複数の柱状部と、
前記複数の柱状部の各々の側壁に設けられた絶縁層と、
前記絶縁層を介して、前記チャネル形成領域の側方に設けられたゲート電極と、
前記基板と前記ゲート電極との間に設けられ、複数の開口部が形成されたマスク層と、を含み、
前記複数の柱状部は、前記複数の開口部に設けられ、
前記第１不純物領域は、前記基板と前記チャネル形成領域との間に設けられ、
前記マスク層の厚さは、前記第１不純物領域の厚さの半分よりも大きい、半導体装置。
【請求項７】
請求項６において、
前記複数の柱状部の各々は、前記チャネル形成領域と前記ドレイン領域との間に設けられたドリフト領域を有する、半導体装置。
【請求項８】
請求項６において、
前記基板の前記複数の柱状部とは反対側に設けられ、前記基板を介して前記第１不純物領域と電気的に接続された第１電極を含む、半導体装置。
【請求項９】
請求項８において、
前記複数の柱状部のうちの隣り合う柱状部の前記第２不純物領域の間に設けられた柱状部間絶縁層と、
前記複数の柱状部上および前記柱状部間絶縁層上に設けられ、前記第２不純物領域と電気的に接続された第２電極と、
を含む、半導体装置。
【請求項１０】
請求項１において、
前記ゲート電極と前記基板との間の距離は、前記チャネル形成領域と前記基板との間の距離と同じである、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置の製造方法、および半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
半導体ナノコラムは、次世代ナノデバイスの構成としてトランジスターや光源などの様々な半導体装置への適用に向けて注目されている。
【０００３】
例えば、特許文献１には、ソース領域、ドレイン領域、およびチャネル形成領域を有する複数の柱状部と、隣り合う柱状部のソース領域の間に設けられた絶縁層と、隣り合う柱状部のチャネル形成領域の間に設けられたゲート電極と、を含む半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２３－１４６０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような半導体装置では、複数の柱状部を形成した後に、複数の柱状部を覆うように絶縁層を形成し、該絶縁層をエッチバックして、隣り合う柱状部のソース領域の間に絶縁層を形成する。ゲート電極の高さ方向の位置は、絶縁層におけるエッチバック時のエッチング量で決まる。しかしながら、絶縁層におけるエッチバック時のエッチング量は、コントロールが難しい。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法の一態様は、
基板上にマスク層を形成する工程と、
前記マスク層に複数の開口部を形成する工程と、
前記複数の開口部に半導体を結晶成長させ、ソース領域およびドレイン領域のうちの一方である第１不純物領域と、前記ソース領域および前記ドレイン領域のうちの他方である第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に設けられたチャネル形成領域と、を有する複数の柱状部を形成する工程と、
前記複数の柱状部の各々の側壁に絶縁層を形成する工程と、
前記絶縁層を介して、前記チャネル形成領域の側方にゲート電極を形成する工程と、
を含み、
前記第１不純物領域を、前記基板と前記チャネル形成領域との間に形成し、
前記マスク層の厚さを、前記第１不純物領域の厚さの半分よりも大きくする。
【０００７】
本発明に係る半導体装置の一態様は、
基板と、
ソース領域およびドレイン領域のうちの一方である第１不純物領域と、前記ソース領域および前記ドレイン領域のうちの他方である第２不純物領域と、前記第１不純物領域と前記第２不純物領域との間に設けられたチャネル形成領域と、を有する半導体からなる複数の柱状部と、
前記複数の柱状部の各々の側壁に設けられた絶縁層と、
前記絶縁層を介して、前記チャネル形成領域の側方に設けられたゲート電極と、
前記基板と前記ゲート電極との間に設けられ、複数の開口部が形成されたマスク層と、
を含み、
前記複数の柱状部は、前記複数の開口部に設けられ、
前記第１不純物領域は、前記基板と前記チャネル形成領域との間に設けられ、
前記マスク層の厚さは、前記第１不純物領域の厚さの半分よりも大きい。
【図面の簡単な説明】
【０００８】
本実施形態に係る半導体装置を模式的に示す断面図。
本実施形態に係る半導体装置の製造方法を説明するためのフローチャート。
本実施形態に係る半導体装置の製造工程を模式的に示す断面図。
本実施形態に係る半導体装置の製造工程を模式的に示す断面図。
本実施形態に係る半導体装置の製造工程を模式的に示す断面図。
本実施形態に係る半導体装置の製造工程を模式的に示す断面図。
本実施形態に係る半導体装置の製造工程を模式的に示す断面図。
本実施形態に係る半導体装置の製造工程を模式的に示す断面図。
本実施形態に係る半導体装置の製造工程を模式的に示す断面図。
本実施形態に係る半導体装置の製造工程を模式的に示す断面図。
参考例に係る半導体装置の製造工程を模式的に示す断面図。
参考例に係る半導体装置の製造工程を模式的に示す断面図。
参考例に係る半導体装置の製造工程を模式的に示す断面図。
【発明を実施するための形態】
【０００９】
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００１０】
１．半導体装置
まず、本実施形態に係る半導体装置について、図面を参照しながら説明する。図１は、本実施形態に係る半導体装置１００を模式的に示す断面図である。
（【００１１】以降は省略されています）

関連特許