特許ウォッチ

公開番号2025130096
公報種別公開特許公報(A)
公開日2025-09-08
出願番号2024027032
出願日2024-02-27
発明の名称半導体装置及び半導体装置の作製方法
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類H10D 8/60 20250101AFI20250901BHJP()
要約【課題】クリップと電極である金属メッキ層が平行に接合する半導体装置を提供する。
【解決手段】第1電極と、第1電極上のN型半導体層と、N型半導体層上のP型半導体層と、P型半導体層上に平面視で第1領域を囲い、区分する第1絶縁層と、P型半導体層上の第2電極と、第2電極上に平面視で第1領域を囲い、区分する第1絶縁層上の第2絶縁層と、第2電極上の金属メッキ層と、金属メッキ層上の半田層と、半田層上のクリップと、を備え、第1領域は、クリップが金属メッキ層に接合される領域である、半導体装置を提供する。
【選択図】図5
特許請求の範囲【請求項１】
第１電極と、
前記第１電極上のＮ型半導体層と、
前記Ｎ型半導体層上のＰ型半導体層と、
前記Ｐ型半導体層上に平面視で第１領域を囲い、区分する第１絶縁層と、
前記Ｐ型半導体層上の第２電極と、
前記第２電極上に平面視で前記第１領域を囲い、区分する前記第１絶縁層上の第２絶縁層と、
前記第２電極上の金属メッキ層と、
前記金属メッキ層上の半田層と、
前記半田層上のクリップと、を備え、
前記第１領域は、前記クリップが前記金属メッキ層に接合される領域である、半導体装置。
続きを表示（約 860 文字）【請求項２】
前記区分は平面視で格子状である、請求項１に記載の半導体装置。
【請求項３】
平面視で前記区分する第１絶縁層下に前記Ｐ型半導体層より高濃度のＰ型不純物を有するＰ型ウェル層を備える、請求項１に記載の半導体装置。
【請求項４】
平面視で前記区分する第１絶縁層の端に前記Ｐ型半導体層より高濃度のＰ型不純物を有するＰ型ウェル層を備える、請求項１に記載の半導体装置。
【請求項５】
前記半導体装置は、パワーダイオードである、請求項１に記載の半導体装置。
【請求項６】
前記第１絶縁層は、ＰＳＧ（Phosphorus Silicate Glass）である、請求項１に記載の半導体装置。
【請求項７】
前記第２絶縁層は、ポリイミドである、請求項１に記載の半導体装置。
【請求項８】
前記第２電極は、アルミニウムを含む、請求項１に記載の半導体装置。
【請求項９】
前記Ｎ型半導体層及び前記Ｐ型半導体層は、シリコンを含む、請求項１に記載の半導体装置。
【請求項１０】
半導体基板の裏面に第１電極を形成し、
前記半導体基板中にＮ型半導体層を形成し、
前記Ｎ型半導体層上にＰ型半導体層を形成し、
前記半導体基板の表面の前記Ｐ型半導体層上に平面視で第１領域を囲い、区分した第１絶縁層を形成し、
前記Ｐ型半導体層の第１領域上及び前記第１絶縁層上に第２電極を形成し、
前記第２電極上に平面視で前記第１領域を囲い、区分した前記第１絶縁層上に第２絶縁層を形成し、
前記第２電極上に金属メッキ層を形成し、
前記金属メッキ層上に半田層を形成し、
前記半田層上にクリップを配置する、半導体装置の作製方法であって、
前記第１領域は、前記クリップが前記金属メッキ層に接合される領域である、半導体装置の作製方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置及び半導体装置の作製方法に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
特許文献１には、アルミニウムクラックを発生させないショットキ・バリア・ダイオードが記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－１００８１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、半田を用いてクリップと電極である金属メッキ層を接合すると、半田が偏ってクリップが傾斜して接合してしまうという問題があった。そこで、本開示の目的は、クリップと電極である金属メッキ層が平行に接合する半導体装置を提供することである。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、半導体装置は、分割された接合領域でクリップと金属メッキ層が接合される。
【発明の効果】
【０００７】
前記一実施の形態によれば、クリップと電極である金属メッキ層が平行に接合できる。
【図面の簡単な説明】
【０００８】
関連する半導体装置の上面図と電気回路図である。
関連する半導体装置の断面図である。
関連する半導体装置の課題を示す断面図である。
実施の形態１にかかる半導体装置の上面図と断面図である。
実施の形態１にかかる半導体装置の断面図である。
実施の形態１にかかる半導体装置の電流経路を示す断面図である。
実施の形態２にかかる半導体装置の上面図と断面図である。
実施の形態２にかかる半導体装置の電流経路を示す断面図である。
実施の形態３にかかる半導体装置の上面図と断面図である。
実施の形態３にかかる半導体装置の電流経路を示す断面図である。
実施の形態１、２、３にかかる損失とＶＦ特性の傾向を示すグラフである。
【発明を実施するための形態】
【０００９】
実施の形態
以下、図面を参照して本発明の実施の形態について説明する。しかしながら、特許請求の範囲にかかる発明を以下の実施の形態に限定するものではない。また、実施の形態で説明する構成の全てが課題を解決するための手段として必須であるとは限らない。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１０】
（関連する半導体装置の構成と課題の説明）
図１は、関連する半導体装置の上面図と電気回路図である。図２は、関連する半導体装置の断面図である。図３は、関連する半導体装置の課題を示す断面図である。図１から図３を参照しながら、関連する半導体装置の構成と課題を説明する。関連する及び本開示の半導体装置は、例えば、ショトットキ・バリア・ダイオードなどのパワーダイオードである。
（【００１１】以降は省略されています）

関連特許