特許ウォッチ

公開番号2025093588
公報種別公開特許公報(A)
公開日2025-06-24
出願番号2023209332
出願日2023-12-12
発明の名称デルタシグマA/D変換器及び電池監視装置
出願人株式会社デンソー
代理人弁理士法人サトー
主分類H03M 3/02 20060101AFI20250617BHJP(基本電子回路)
要約【課題】チョッピングによるA/D変換誤差を低減できるようにしたデルタシグマA/D変換器、及び電池監視装置を提供する。
【解決手段】デルタシグマA/D変換器5は差動構成のオペアンプ11を用いている。第1積分器1は、差動構成でありオペアンプ11の差動入力端子及び差動出力端子間をそれぞれフィードバック接続してなる一対のフィードバックキャパシタCf1を備える。第1積分器1は、オペアンプ11の差動入力端子と一対のフィードバックキャパシタCf1との間の極性を入替可能なチョッピングスイッチ14を備えたスイッチトキャパシタを設けている。スイッチφ3は、フィードバックキャパシタCf1とオペアンプ11の差動入力端子とがチョッピングスイッチ14により切り離されているタイミングで、オペアンプ11の差動入力端子の電位をリセットする。
【選択図】図1A
特許請求の範囲【請求項１】
差動構成のオペアンプ（１１）を用いたデルタシグマＡ／Ｄ変換器であって、
差動構成であり前記オペアンプの差動入力端子及び差動出力端子間をそれぞれフィードバック接続してなる一対のフィードバックキャパシタ（Ｃｆ１）を備えると共に、前記オペアンプの差動入力端子と前記一対のフィードバックキャパシタとの間の極性を入替可能なチョッピングスイッチ（１４）を備えたスイッチトキャパシタを設けた第１積分器（１）を備え、
前記第１積分器において前記フィードバックキャパシタ（Ｃｆ１）と前記オペアンプの差動入力端子とが前記チョッピングスイッチにより切り離されているタイミングで、前記オペアンプの差動入力端子の電位をリセットするスイッチ（φ３、Ｓｉｍ、Ｓｉｐ；Ｓｉ；Ｓｆｍｐ、Ｓｆｐｍ）を設けたデルタシグマＡ／Ｄ変換器。
続きを表示（約 1,000 文字）【請求項２】
差動構成であり前記第１積分器の後段に接続された第２積分器（２）を備えた請求項１記載のデルタシグマＡ／Ｄ変換器。
【請求項３】
前記スイッチ（Ｓｉｍ、Ｓｉｐ）は、前記リセットする際に前記オペアンプの差動入力端子をそれぞれ所定の電位（ＶＣＭＩ）とするように構成され、
前記リセットする際に前記差動出力端子間を同電位とするスイッチ（Ｓｏ）を備える請求項１又は２記載のデルタシグマＡ／Ｄ変換器。
【請求項４】
前記スイッチ（Ｓｉ）は、前記リセットする際に前記オペアンプの差動入力端子を同電位にするように構成され、
前記リセットする際に前記差動出力端子間を同電位とするスイッチ（Ｓｏ）を備える請求項１又は２記載のデルタシグマＡ／Ｄ変換器。
【請求項５】
前記スイッチ（Ｓｉ）は、前記リセットする際に前記オペアンプの差動入力端子の間を接続することで前記差動入力端子を互いに同電位とする請求項１又は２記載のデルタシグマＡ／Ｄ変換器。
【請求項６】
前記差動入力端子は正入力端子と負入力端子により構成され、
前記スイッチ（Ｓｉｍ、Ｓｉｐ）は、前記リセットする際に前記オペアンプの正入力端子と負入力端子のそれぞれを所定の電位に接続して前記差動入力端子を同電位とする請求項１又は２記載のデルタシグマＡ／Ｄ変換器。
【請求項７】
前記スイッチ（Ｓｏ）は、前記リセットする際に前記差動出力端子間を接続することで前記差動出力端子を互いに同電位とする請求項３記載のデルタシグマＡ／Ｄ変換器。
【請求項８】
前記スイッチ（Ｓｏｍ、Ｓｏｐ）は、前記リセットする際に前記オペアンプの差動出力端子のそれぞれを所定の電位に接続して前記差動出力端子を同電位とする請求項３記載のデルタシグマＡ／Ｄ変換器。
【請求項９】
前記差動入力端子は正入力端子と負入力端子により構成され、
前記スイッチ（Ｓｆｍｐ、Ｓｆｐｍ）は、前記リセットする際に前記オペアンプの正入力端子と負出力端子を接続すると共に、前記オペアンプの負入力端子と正出力端子を接続する請求項１記載のデルタシグマＡ／Ｄ変換器。
【請求項１０】
請求項１から９の何れか一項のデルタシグマＡ／Ｄ変換器（５）を備える電池監視装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、デルタシグマＡ／Ｄ変換器、及び当該Ａ／Ｄ変換器を用いた電池監視装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
例えば、特許文献１には、チョッピングをランダム的にすることで、チョッピングによるＡ／Ｄ変換誤差を低減する技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
特許３５４６０１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この特許文献１記載の技術は、チョッピングによるＡ／Ｄ変換誤差スペクトルを変調するが誤差がなくなるものではない。また、チョッピングの頻度が低下することでフリッカーノイズが高周波領域まで及ばず低周波領域にランダムノイズとして影響してしまう。また、疑似乱数を生成するための回路が別途必要となり面積や消費電流が増加してしまう。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、その目的は、チョッピングによるＡ／Ｄ変換誤差を低減できるようにしたデルタシグマＡ／Ｄ変換器、及び当該Ａ／Ｄ変換器を用いた電池監視装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の差動構成のオペアンプを用いたデルタシグマＡ／Ｄ変換器によれば、差動構成でありオペアンプの差動入力端子及び差動出力端子間をそれぞれフィードバック接続してなる一対のフィードバックキャパシタを備えると共に、オペアンプの差動入力端子と一対のフィードバックキャパシタとの間の極性を入替可能なチョッピングスイッチを備えたスイッチトキャパシタを用いた第１積分器を備える。また、第１積分器においてフィードバックキャパシタとオペアンプの差動入力端子とがチョッピングスイッチにより切り離されているタイミングで、オペアンプの差動入力端子の電位をリセットするスイッチを設けている。
【０００７】
請求項１記載のデルタシグマＡ／Ｄ変換器によれば、フィードバックキャパシタとオペアンプの差動入力端子とがチョッピングスイッチにより切り離されているタイミングにて、スイッチがオペアンプの差動入力端子の電位をリセットしている。このため、オペアンプの差動入力端子に生じているチョッピングによるＡ／Ｄ変換誤差をクリアでき、チョッピングによるＡ／Ｄ変換誤差を低減できる。
【図面の簡単な説明】
【０００８】
第１実施形態におけるデルタシグマＡ／Ｄ変換器の構成の一部を示す図
第１実施形態におけるオペアンプの周辺の電気的構成図
第１実施形態におけるデルタシグマＡ／Ｄ変換器の構成図（その１）
第１実施形態におけるデルタシグマＡ／Ｄ変換器の構成図（その２）
第１実施形態の説明図であり、デルタシグマＡ／Ｄ変換器を制御する各クロック信号の波形を示す図
第１実施形態における第１積分器の動作を説明する図
第１実施形態における第２積分器の動作を説明する図（その１）
第１実施形態における第２積分器の動作を説明する図（その２）
第１実施形態における第２積分器の動作を説明する図（その３）
第１実施形態における第２積分器の動作を説明する図（その４）
比較例におけるデルタシグマＡ／Ｄ変換器の構成の一部を示す図
比較例における第１積分器の動作を説明する図
比較例のデルタシグマＡ／Ｄ変換器における積分非直線性誤差（ＩＮＬ）特性の劣化の説明図
第１実施形態における第１積分器の電気的構成図
第１実施形態において第１積分器を構成するキャパシタの電荷蓄積状態の変化を説明する図
第２実施形態の説明図であり、デルタシグマＡ／Ｄ変換器を制御する各クロック信号の波形を示す図
第３実施形態の説明図であり、電池監視装置の電気的構成ブロック図
第３実施形態の説明図であり、信号帯域とノイズの周波数帯域の関係性を説明する説明図
第４実施形態におけるリセット方法の一例の説明図（その１）
第４実施形態におけるリセット方法の一例の説明図（その２）
第４実施形態におけるリセット方法の一例の説明図（その３）
【発明を実施するための形態】
【０００９】
以下、データ生成装置及び電池監視装置の幾つかの実施形態について図面を参照しながら説明する。後に説明する実施形態については前に説明した実施形態の構成要素と同一符号又は類似の符号を付して説明を省略することがある。
【００１０】
（第１実施形態）
図１Ａに本実施形態のＣＩＦＦ型で２次のデルタシグマＡ／Ｄ変換器５の一部を示している。また図１Ｂは、図１Ａに示すオペアンプ１１の入出力周辺のスイッチφ３に、スイッチＳｉｐ、Ｓｉｍ、Ｓｏとして区別して符号を付しているものである。
（【００１１】以降は省略されています）

関連特許