特許ウォッチ

公開番号2024174657
公報種別公開特許公報(A)
公開日2024-12-17
出願番号2023092595
出願日2023-06-05
発明の名称半導体装置
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人ゆうあい特許事務所
主分類H01L 25/07 20060101AFI20241210BHJP(基本的電気素子)
要約【課題】インダクタンスの増加を抑制する半導体装置を提供する。
【解決手段】半導体装置10は、第1導電板21と、第2導電板22と、P端子30と、第1半導体素子31と、第2半導体素子32と、N端子40と、O端子50と、第1ターミナル61と、第1ゲート端子71と、第2ゲート端子72と、を備える。第2半導体素子32は、第1半導体素子31と一方向Daに対向している。第1ゲート端子71は、N端子40の開口405を通過するように延びている。第2ゲート端子72は、開口405を通過するように延びている。また、第1ゲート端子71および第2ゲート端子72は、第1半導体素子31および第2半導体素子32の間に配置されているとともに、互いに向かい合っている。さらに、P端子30、第1導電板21、第1半導体素子31、第1ターミナル61、第2導電板22、第2半導体素子32およびN端子40の間にて電流経路が形成されている。
【選択図】図4
特許請求の範囲【請求項１】
半導体装置であって、
基板（１５）と、
前記基板上に形成されているとともに、導電性を有する第１導電部（２１）と、
前記第１導電部に接続されているとともに、前記第１導電部から前記基板の厚み方向（ＤＴ）と交差する一方向（Ｄａ）に延びている第１端子（３０）と、
前記第１導電部に接続されている第１電極と、第２電極と、印加電圧に基づいて前記第１電極および前記第２電極の間にて電流を流させる第１ゲート電極と、を有する第１素子（３１）と、
前記基板上に形成されているとともに、導電性を有する第２導電部（２２）と、
前記第２電極に接続されているとともに、前記厚み方向および前記一方向と交差する方向に延びていることにより前記第２導電部に接続されているターミナル（６１）と、
前記第２導電部に接続されている第３電極と、第４電極と、印加電圧に基づいて前記第３電極および前記第４電極の間にて電流を流させる第２ゲート電極と、を有する第２素子（３２）と、
前記第４電極に接続されているとともに前記厚み方向および前記一方向と交差する方向に延びている第１延長部（４０１）と、前記第１延長部に接続されているとともに前記第１延長部から前記一方向に延びている第２延長部（４０２）と、前記第１延長部および前記第２延長部によって形成されている開口（４０５）と、を有する第２端子（４０）と、
前記第１ゲート電極に接続されているとともに、前記開口を通過するように延びている第１ゲート端子（７１）と、
前記第２ゲート電極に接続されているとともに、前記開口を通過するように延びている第２ゲート端子（７２）と、
前記第２導電部に接続されているとともに、前記第１素子および前記第２素子のオンオフに応じた電流を出力する出力端子（５０）と、
を備え、
前記第２素子は、前記第１素子と前記一方向に対向しており、
前記第１ゲート端子および前記第２ゲート端子は、前記第１素子および前記第２素子の間に配置されているとともに、互いに向かい合っており、
前記第１端子、前記第１導電部、前記第１素子、前記ターミナル、前記第２導電部、前記第２素子および前記第２端子の間にて電流経路（Ｃｐ）が形成されている半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記ターミナルおよび前記第２導電部の間における電流経路方向は、前記第２延長部における電流経路方向とは反対方向になっている請求項１に記載の半導体装置。
【請求項３】
前記第２延長部を前記厚み方向に投影したとき、投影した前記第２延長部が前記第２導電部と重なる請求項２に記載の半導体装置。
【請求項４】
前記第２延長部は、前記第２延長部を前記一方向と直交する方向に切断したとき、前記厚み方向および前記一方向と直交する方向を向く延長部両端（４１２）を有し、
前記第２導電部は、前記延長部両端を通って前記第２導電部を前記一方向と直交する方向に切断したとき、前記厚み方向および前記一方向と直交する方向を向く導電部両端（２２２）を有し、
前記延長部両端を前記厚み方向に投影したとき、投影した前記延長部両端が前記導電部両端と重なる請求項２に記載の半導体装置。
【請求項５】
前記第２端子は、前記第２延長部のうち前記第１延長部とは反対側と前記厚み方向および前記一方向と交差する方向に接続されているとともに前記一方向に延びており、前記第１延長部および前記第２延長部とともに前記開口を形成している第３延長部（４０３）を有し、
前記第２延長部および前記第３延長部の間における電流経路方向は、前記ターミナルにおける電流経路方向とは反対方向になっている請求項１または２に記載の半導体装置。
【請求項６】
前記第３延長部における電流経路方向は、前記第１端子における電流経路方向とは反対方向になっている請求項５に記載の半導体装置。
【請求項７】
前記第３延長部を前記厚み方向に投影したとき、投影した前記第３延長部が前記第１端子と重なる請求項６に記載の半導体装置。
【請求項８】
前記第３延長部を前記厚み方向に投影したとき、投影した前記第３延長部が前記ターミナルと重なる請求項５に記載の半導体装置。
【請求項９】
前記半導体装置は、
前記第１導電部に接続されている第５電極と、前記ターミナルに接続されている第６電極と、印加電圧に基づいて前記第５電極および前記第６電極の間にて電流を流させる第３ゲート電極と、を有する第３素子（３３）と、
前記第２導電部に接続されている第７電極と、前記第１延長部に接続されている第８電極と、印加電圧に基づいて前記第７電極および前記第８電極の間にて電流を流させる第４ゲート電極と、を有する第４素子（３４）と、
前記第３ゲート電極に接続されているとともに、前記開口を通過するように延びている第３ゲート端子（７３）と、
前記第４ゲート電極に接続されているとともに、前記開口を通過するように延びている第４ゲート端子（７４）と、
を備え、
前記第４素子は、前記第３素子と前記一方向に対向しており、
前記第３ゲート端子および前記第４ゲート端子は、前記第３素子および前記第４素子の間に配置されているとともに、互いに向かい合っており、
前記第１端子、前記第１導電部、前記第３素子、前記ターミナル、前記第２導電部、前記第４素子および前記第２端子の間にて電流経路が形成されている請求項１または２に記載の半導体装置。
【請求項１０】
前記ターミナルは、前記第２導電部のうち前記第１素子に対して前記第３素子とは反対側に接続されているとともに、前記第２導電部のうち前記第３素子に対して前記第１素子とは反対側に接続されている請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関するものである。
続きを表示（約 3,700 文字）【背景技術】
【０００２】
従来、特許文献１に記載されているように、第１金属配線板、第２金属配線板、第３金属配線板、第１半導体素子、第２半導体素子、ゲート用金属配線板、第１ゲート端子および第２ゲート端子を備える半導体モジュールが知られている。この半導体モジュールでは、第１金属配線板は、一端子であるＰ端子を構成する。第２金属配線板は、他端子であるＮ端子を構成する。第３金属配線板は、出力端子を構成する。第１半導体素子は、第１金属配線板の一方の主面にコレクタ電極を向けて配置される。第２半導体素子は、第３金属配線板の一方の主面にコレクタ電極を向けて配置される。ゲート用金属配線板は、第２半導体素子のゲート電極に接続されている。第１ゲート端子は、第１半導体素子のゲート電極から第３金属配線板に向かって立ち上がる。第２ゲート端子は、ゲート用金属配線板から第３金属配線板に向かって立ち上がる。また、第３金属配線板は、第１ゲート端子を挿通可能な第１貫通孔および第２ゲート端子を挿通可能な第２貫通孔を有する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－５７５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された半導体モジュールでは、第２ゲート端子がゲート用金属配線板を介して第２半導体素子と接続されている。これにより、ゲート用金属配線板がない場合と比較して、第２ゲート端子から第２半導体素子までの電流経路の距離が大きくなる。このため、第２ゲート端子から第２半導体素子までの電流経路におけるインダクタンスが大きくなる。よって、半導体モジュールのインダクタンスが大きくなる。
【０００５】
本開示は、インダクタンスの増加を抑制する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、半導体装置であって、基板（１５）と、基板上に形成されているとともに、導電性を有する第１導電部（２１）と、第１導電部に接続されているとともに、第１導電部から基板の厚み方向（ＤＴ）と交差する一方向（Ｄａ）に延びている第１端子（３０）と、第１導電部に接続されている第１電極と、第２電極と、印加電圧に基づいて第１電極および第２電極の間にて電流を流させる第１ゲート電極と、を有する第１素子（３１）と、基板上に形成されているとともに、導電性を有する第２導電部（２２）と、第２電極に接続されているとともに、厚み方向および一方向と交差する方向に延びていることにより第２導電部に接続されているターミナル（６１）と、第２導電部に接続されている第３電極と、第４電極と、印加電圧に基づいて第３電極および第４電極の間にて電流を流させる第２ゲート電極と、を有する第２素子（３２）と、第４電極に接続されているとともに厚み方向および一方向と交差する方向に延びている第１延長部（４０１）と、第１延長部に接続されているとともに第１延長部から一方向に延びている第２延長部（４０２）と、第１延長部および第２延長部によって形成されている開口（４０５）と、を有する第２端子（４０）と、第１ゲート電極に接続されているとともに、開口を通過するように延びている第１ゲート端子（７１）と、第２ゲート電極に接続されているとともに、開口を通過するように延びている第２ゲート端子（７２）と、第２導電部に接続されているとともに、第１素子および第２素子のオンオフに応じた電流を出力する出力端子（５０）と、を備え、第２素子は、第１素子と一方向に対向しており、第１ゲート端子および第２ゲート端子は、第１素子および第２素子の間に配置されているとともに、互いに向かい合っており、第１端子、第１導電部、第１素子、ターミナル、第２導電部、第２素子および第２端子の間にて電流経路（Ｃｐ）が形成されている半導体装置である。
【０００７】
これにより、第１ゲート端子および第２ゲート端子が互いに向かい合っていない場合と比較して、共通の開口を通過する第１ゲート端子および第２ゲート端子から、第１素子および第２素子を駆動させる駆動回路までの電流の経路長さを小さくすることができる。また、第１ゲート端子および第２ゲート端子が互いに向かい合っていない場合と比較して、第１導電部、ターミナル、第２導電部および第２端子等の大きさを小さくできるため、電流経路の長さが小さくなる。したがって、半導体装置内の電流の経路長さが小さくなることから、半導体装置のインダクタンスの増加が抑制される。
【０００８】
また、請求項１１に記載の発明は、半導体装置であって、基板（１５）と、基板上に形成されているとともに、導電性を有する第１導電部（２１）と、第１導電部に接続されているとともに、第１導電部から基板の厚み方向（ＤＴ）と交差する一方向（Ｄａ）に延びている第１端子（３０）と、第１導電部に接続されている第１電極と、第２電極と、印加電圧に基づいて第１電極および第２電極の間にて電流を流させる第１ゲート電極と、を有する第１素子（３１）と、基板上に形成されているとともに、導電性を有する第２導電部（２２）と、第２電極に接続されているとともに、一方向とは反対方向に延びていることにより第２導電部に接続されている第１ターミナル（６１）と、第２導電部に接続されている第３電極と、第４電極と、印加電圧に基づいて第３電極および第４電極の間にて電流を流させる第２ゲート電極と、を有する第２素子（３２）と、第１導電部に接続されている第５電極と、第６電極と、印加電圧に基づいて第５電極および第６電極の間にて電流を流させる第３ゲート電極と、を有する第３素子（３３）と、第６電極に接続されているとともに、一方向とは反対方向に延びていることにより第２導電部に接続されている第２ターミナル（６３）と、第２導電部に接続されている第７電極と、第８電極と、印加電圧に基づいて第７電極および第８電極の間にて電流を流させる第４ゲート電極と、を有する第４素子（３４）と、第４電極に接続されているとともに一方向に延びている第１延長部（４０１）と、第８電極に接続されているとともに一方向に延びている第２延長部（４０２）と、第１延長部および第２延長部によって形成されている開口（４０５）と、を有する第２端子（４０）と、第１ゲート電極に接続されているとともに、開口を通過するように延びている第１ゲート端子（７１）と、第２ゲート電極に接続されているとともに、開口を通過するように延びている第２ゲート端子（７２）と、第３ゲート電極に接続されているとともに、開口を通過するように延びている第３ゲート端子（７３）と、第４ゲート電極に接続されているとともに、開口を通過するように延びている第４ゲート端子（７４）と、第２導電部に接続されているとともに、第１素子、第２素子、第３素子および第４素子のオンオフに応じた電流を出力する出力端子（５０、５０１、５０２）と、を備え、第１素子は、第３素子と厚み方向および一方向と交差する方向に対向しており、第２素子は、第１素子と一方向に対向しているとともに、第４素子と厚み方向および一方向と交差する方向に対向しており、第４素子は、第３素子と一方向に対向しており、第１ゲート端子および第３ゲート端子は、第１素子および第３素子の間に配置されているとともに、互いに向かい合っており、第２ゲート端子および第４ゲート端子は、第２素子および第４素子の間に配置されているとともに、互いに向かい合っており、第１端子、第１導電部、第１素子、第１ターミナル、第２導電部、第２素子および第２端子の間にて第１電流経路（Ｃｐ１）が形成されており、第１端子、第１導電部、第３素子、第２ターミナル、第２導電部、第４素子および第２端子の間にて第２電流経路（Ｃｐ２）が形成されている半導体装置である。
【０００９】
これにより、各ゲート端子が互いに向かい合っていない場合と比較して、共通の開口を通過する各ゲート端子から、第１素子、第２素子、第３素子および第４素子を駆動させる駆動回路までの電流の経路長さを小さくすることができる。また、各ゲート端子が互いに向かい合っていない場合と比較して、第１導電部、各ターミナル、第２導電部および第２端子等の大きさを小さくできるため、電流経路の長さが小さくなる。したがって、半導体装置内の電流の経路長さが小さくなることから、半導体装置のインダクタンスの増加が抑制される。
【００１０】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許