特許ウォッチ

公開番号2025015178
公報種別公開特許公報(A)
公開日2025-01-30
出願番号2023118401
出願日2023-07-20
発明の名称半導体装置の製造方法
出願人株式会社デンソー,株式会社豊田中央研究所
代理人弁理士法人ゆうあい特許事務所
主分類H10D 30/01 20250101AFI20250123BHJP()
要約【課題】より適切な良不良判定を実施し、不良品をリジェクトして製品化されることを抑制しつつ、過検出を抑制して歩留まり向上を図る。
【解決手段】半導体ウェハを用意した後、デバイス形成プロセスを実施して半導体素子を形成する(S100)。続いて、半導体ウェハのうちチップ化される個々の半導体装置に対して電気特性を測定する(S110)。また、電気特性を測定することで得た電気特性波形のグラフの任意の領域の面積および電気特性波形のグラフの任意の2点を結ぶ直線の傾きの少なくとも1つを特徴量として、該特徴量を算出する(S120)。そして、特徴量および判別式に基づき、個々の半導体装置の良不良判定を行う(S130)。
【選択図】図8
特許請求の範囲【請求項１】
半導体ウェハを用意した後、デバイス形成プロセスを実施して半導体素子を形成すること（Ｓ１００）と、
前記半導体ウェハのうちチップ化される個々の半導体装置に対して電気特性を測定すること（Ｓ１１０）と、
前記電気特性を測定することで得た電気特性波形のグラフの任意の領域の面積および前記グラフの任意の２点を結ぶ直線の傾きの少なくとも１つを特徴量として、該特徴量を算出すること（Ｓ１２０）と、
前記特徴量を算出することで得た前記特徴量および判別式に基づき、前記個々の半導体装置の良不良判定を行うこと（Ｓ１３０）と、を含む、半導体装置の製造方法。
続きを表示（約 790 文字）【請求項２】
前記特徴量を算出することでは、前記グラフを複数の領域に区画し、区画した各領域の面積および前記グラフの任意の２点を結ぶ直線の傾きの少なくとも１つを前記特徴量として算出し、
前記良不良判定では、前記各領域において算出した前記特徴量の中から２つを選択し、前記判別式として、選択した２つを２軸に対する線形判別を行う数式を設定すると共に、選択した２つの前記特徴量および前記判別式に基づき、前記良不良判定を行う、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記特徴量を算出することでは、前記グラフを複数の領域に区画した各領域の面積を前記特徴量として算出しており、該面積をＧｉｎｉ係数として算出する、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記グラフを複数の領域に区画する各点をノードとして、複数のノードの中から３つ以上のノードを選択すると共に、選択された３つ以上のノードのうち最も電気特性の絶対値が小さなノードをＭＩＮノード、最も電気特性の絶対値が大きなノードをＭＡＸノードとして、前記ＭＩＮノードにおける前記電気特性を０、前記ＭＡＸノードにおける電気特性を１とする規格化を行うと共に、前記２軸におけるｙ＝ｘとなる均等直線と前記選択された３つ以上のノードを結ぶローレンツ曲線とによって囲まれる面積の２倍の値を前記各領域の面積の前記特徴量として算出する、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記判別式は、予め複数製造した前記半導体装置に対して前記特徴量を算出すると共に該半導体装置が良品とＮＧ品のいずれであったかの検査を行って得た実機データより、前記良品と前記ＮＧ品の判別を行う数式として算出したものである、請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置の製造方法に関し、特に、炭化珪素（以下、ＳｉＣという）や窒化ガリウム（以下、ＧａＮという）などを半導体材料とした化合物半導体装置の製造方法に好適である。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
特許文献１に、半導体プロセスによる半導体素子の形成後に実施される電気特性検査の実施前に、結晶欠陥検査を実施する半導体装置の製造方法が開示されている。具体的には、予めＳｉＣ基板上にエピタキシャル膜を成長させた段階でレーザを用いた外観検査、つまり画像検出による結晶欠陥検査を実施しており、結晶欠陥検査装置を用いてエピタキシャル膜中に存在する結晶欠陥を検出している。そして、結晶欠陥検査後に、半導体ウェハに対して素子構造を形成したのちダイシングによって半導体チップに個片化した際に、結晶欠陥検査で結晶欠陥が検出されなかった半導体チップを良品候補として選別している。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１７６６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体、特にＳｉＣやＧａＮのような化合物半導体は、結晶欠陥密度が高く、後工程や品質に悪影響を与えるキラー欠陥と呼ばれる結晶欠陥が存在していることがある。そのような結晶欠陥を適切に検出し、製品化されないように出荷前にリジェクトする必要がある。
【０００５】
しかしながら、結晶欠陥が存在していても、実使用上問題にならない結晶欠陥もあるし、小さな結晶欠陥であっても製品使用時に拡張してキラー欠陥になり得る結晶欠陥もあり、画像検出による結晶欠陥検査では精度が不十分である。このため、本来であればリジェクトすべきものが製品化されたり、リジェクトする必要がないものまでリジェクトしてしまう過検出が行われたりするという問題が発生し得る。
【０００６】
本開示は、より適切な良不良判定を実施し、不良品をリジェクトして製品化されることを抑制しつつ、過検出を抑制して歩留まり向上を図ることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の１つの観点における半導体装置の製造方法では、
半導体ウェハを用意した後、デバイス形成プロセスを実施して半導体素子を形成すること（Ｓ１００）と、
前記半導体ウェハのうちチップ化される個々の半導体装置に対して電気特性を測定すること（Ｓ１１０）と、
前記電気特性を測定することで得た電気特性波形のグラフの任意の領域の面積および前記グラフの任意の２点を結ぶ直線の傾きの少なくとも１つを特徴量として、該特徴量を算出すること（Ｓ１２０）と、
前記特徴量を算出することで得た前記特徴量および判別式に基づき、前記個々の半導体装置の良不良判定を行うこと（Ｓ１３０）と、を含んでいる。
【０００８】
このように、電気特性を測定することで得た電気特性波形のグラフの任意の領域の面積および電気特性波形のグラフの傾きの少なくとも１つを特徴量とし、特徴量および判別式に基づいて、良不良判定を行っている。このため、ＮＧ品の検出率を高くしつつも、過検出率を低くできる。したがって、より適切にキラー欠陥になり得る結晶欠陥を検出し、リジェクトして製品化されることを抑制しつつ、過検出を抑制して歩留まり向上を図ることができる半導体装置の製造方法とすることが可能となる。
【０００９】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１０】
本開示の第１実施形態にかかるＳｉＣ半導体装置の斜視断面図である。
ＳｉＣ半導体装置における電流経路の説明図である。
内蔵ダイオード近傍におけるホールと電子の様子を示した説明図である。
内蔵ダイオード近傍におけるＢＰＤに起因する欠陥成長の説明図である。
実験によりソース－ドレイン間電圧Ｖｄｓに対するドレイン電流Ｉｄの電気特性を調べた結果を示すグラフである。
Ｇｉｎｉ係数を示したグラフである。
電気特性波形のグラフから３つのノードを抽出した場合を示した図である。
図６Ａのように抽出した３つのノードを規格化したＧｉｎｉ係数のグラフを示す図である。
２つの特徴量をｘ軸とｙ軸とした２軸座標中に各ＳｉＣ半導体装置の実測した特徴量をプロットし、良品とＮＧ品の判別式を設定する場合の一例を示した図である。
ＳｉＣ半導体装置の製造工程のフローチャートである。
他の実施形態で説明する均等直線とローレンツ曲線で区画される各領域について示したグラフである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許