特許ウォッチ

公開番号2024172825
公報種別公開特許公報(A)
公開日2024-12-12
出願番号2023090822
出願日2023-06-01
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類G06F 1/30 20060101AFI20241205BHJP(計算;計数)
要約【課題】リテンションフリップフロップ回路を有する半導体装置において電源供給の遮断時に派生するリーク電流の低減する。
【解決手段】半導体装置100は、配線幅が大きい第1のプロセスで製造された第1のダイ及び配線幅が小さい第2のプロセスで製造された第2のダイを備え、第1の電圧入力端子に入力された電源電圧をオン状態時に第1の電圧出力端子から出力し、オフ状態時に出力を停止する第1のスイッチ21、第2の電圧入力端子に第1のスイッチの第1の電圧出力端子から出力され第2の電圧入力端子に入力された電源電圧をオン状態時に第2の電圧出力端子から出力し、オフ状態時に出力を停止する第2のスイッチ22及び第1の電源端子VD1と第2の電源端VD2を備え、第2の電源端子に電源電圧が供給され且つ第1の電源端子への電源電圧の供給が遮断された状態においてデータを保持する1以上のリテンションフリップフロップ23を有する。
【選択図】図1
特許請求の範囲【請求項１】
配線幅が大きい第１のプロセスで製造された第１のダイと、配線幅が小さい第２のプロセスで製造された第２のダイと、から構成される半導体装置であって、
第１の電圧入力端子及び第１の電圧出力端子を備え、前記第１の電圧入力端子に電源電圧の入力を受け、当該入力された電源電圧をオン状態時に前記第１の電圧出力端子から出力する一方、オフ状態時には前記第１の電圧出力端子からの出力を停止する第１のスイッチと、
第２の電圧入力端子及び第２の電圧出力端子を備え、前記第２の電圧入力端子に前記第１のスイッチの前記第１の電圧出力端子から出力された前記電源電圧の入力を受け、当該入力された前記電源電圧をオン状態時に前記第２の電圧出力端子から出力する一方、オフ状態時には前記第２の電圧出力端子からの出力を停止する第２のスイッチと、
前記第２のスイッチの前記第２の電圧出力端子に接続された第１の電源端子と、前記第１のスイッチの前記第１の電圧出力端子に接続された第２の電源端子と、を備え、前記第２の電源端子に前記電源電圧が供給され且つ前記第１の電源端子への前記電源電圧の供給が遮断された状態においてデータを保持する少なくとも１のリテンションフリップフロップと、
を有し、
前記第１のスイッチは、前記第１のダイに形成され、
前記第２のスイッチ及び前記少なくとも１のリテンションフリップフロップは、前記第２のダイに形成されていることを特徴とする半導体装置。
続きを表示（約 350 文字）【請求項２】
前記少なくとも１のリテンションフリップフロップは、ＳＲＰＧ（State Retention Power Gating）セルによって構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記少なくとも１のリテンションフリップフロップは、ＣＰＵのレジスタに用いられるフリップフロップ回路であり、
前記第２のダイには、前記第２のスイッチ及び前記少なくとも１のリテンションフリップフロップとともに、前記ＣＰＵの処理制御を担うロジック回路が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１のダイには、前記第１のスイッチとともに、アナログ回路が形成されていることを特徴とする請求項３に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関し、特にリテンションフリップフロップ回路を有する半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ＣＰＵのレジスタ等において、電源供給の遮断時に前の状態を保持可能なリテンションフリップフロップ回路が用いられている。リテンションフリップ回路を用いることにより、スリープ状態等の一時的に電源供給が遮断されている状態から迅速に復帰することが可能となる。
【０００３】
リテンションフリップフロップ回路は、例えば第１のスイッチを介して電源電圧の供給を受ける第１の電源端子と、第２のスイッチを介して電源電圧の供給を受ける第２の電源端子と、を有する（例えば、特許文献１）。第２のスイッチがオフ状態となり第２の電源端子への電源電圧の供給が遮断された状態でも、第１のスイッチを介して第１の電源端子に電源電圧が供給されているため、セルの状態を保持することが可能となる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１４－６７１８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来技術のような構成のリテンションフリップ回路は、第１のスイッチ及び第２のスイッチの各々を介して電源電圧の供給を受ける。このため、電源電圧の供給を遮断した際に、スイッチ２つ分のリーク電流が発生してしまうという問題があった。特に２つのスイッチがともに配線幅の小さい微細化プロセスで形成されたダイに搭載されている場合、発生するリーク電流が大きいという問題があった。
【０００６】
本発明は、上記問題点に鑑みてなされたものであり、リテンションフリップフロップ回路を有する半導体装置において、電源供給の遮断時に発生するリーク電流を低減することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、配線幅が大きい第１のプロセスで製造された第１のダイと、配線幅が小さい第２のプロセスで製造された第２のダイと、から構成される半導体装置であって、第１の電圧入力端子及び第１の電圧出力端子を備え、前記第１の電圧入力端子に電源電圧の入力を受け、当該入力された電源電圧をオン状態時に前記第１の電圧出力端子から出力する一方、オフ状態時には前記第１の電圧出力端子からの出力を停止する第１のスイッチと、第２の電圧入力端子及び第２の電圧出力端子を備え、前記第２の電圧入力端子に前記第１のスイッチの前記第１の電圧出力端子から出力された前記電源電圧の入力を受け、当該入力された前記電源電圧をオン状態時に前記第２の電圧出力端子から出力する一方、オフ状態時には前記第２の電圧出力端子からの出力を停止する第２のスイッチと、前記第２のスイッチの前記第２の電圧出力端子に接続された第１の電源端子と、前記第１のスイッチの前記第１の電圧出力端子に接続された第２の電源端子と、を備え、前記第２の電源端子に前記電源電圧が供給され且つ前記第１の電源端子への前記電源電圧の供給が遮断された状態においてデータを保持する少なくとも１のリテンションフリップフロップと、を有し、前記第１のスイッチは、前記第１のダイに形成され、前記第２のスイッチ及び前記少なくとも１のリテンションフリップフロップは、前記第２のダイに形成されていることを特徴とする。
【発明の効果】
【０００８】
本発明に係る半導体装置によれば、リテンションフリップフロップ回路を有する半導体装置において電源供給の遮断時に派生するリーク電流を低減することが可能となる。
【図面の簡単な説明】
【０００９】
本発明に係る半導体装置の構成を示すブロック図である。
比較例の半導体装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例について、図面を参照して説明する。なお、以下の実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。
（【００１１】以降は省略されています）

関連特許