特許ウォッチ

公開番号2024170048
公報種別公開特許公報(A)
公開日2024-12-06
出願番号2023086991
出願日2023-05-26
発明の名称電源コントローラ
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人サトー
主分類H02M 3/28 20060101AFI20241129BHJP(電力の発電,変換,配電)
要約【課題】ノイズフィルタを常時接続する構成においても、高電圧ノイズに対して保護できる電源コントローラを提供する。
【解決手段】インバータ1を構成するFET2を駆動するドライバ7に電力を供給する一石絶縁型の電源回路8において、電源コントローラ32はFET12をスイッチング制御する。ノイズ予測部22は、FET2のスイッチングによるノイズ発生期間を予測してスイッチング禁止パルスを出力する。エラーアンプ19は電源回路8の出力をフィードバックした入力電圧と基準電圧20との比較結果に基づいてエラー信号を出力する。パルス生成部21は、エラー信号とスイッチング禁止パルスとに基づいてFET12をスイッチングさせるスイッチングパルスを生成し、スイッチング禁止パルスが入力されている期間はスイッチングパルスの出力を禁止する。
【選択図】図1
特許請求の範囲【請求項１】
インバータ（１）を構成するパワー素子（２）を駆動する駆動回路（７）に電力を供給する一石絶縁型の電源回路（８、３３、３７、４０、４２、５０、５６）において、１次側トランジスタ（１２）をスイッチング制御する電源コントローラであって、
前記パワー素子のスイッチングによるノイズ発生期間を予測して、スイッチング禁止パルスを出力するノイズ予測部（２２、３４、３８、３８Ａ、４３、５１，５８）と、
前記電源回路の出力をフィードバックした入力電圧と基準電圧との比較結果に基づいてエラー信号を出力するエラーアンプ（１９）と、
前記エラー信号と、前記スイッチング禁止パルスとに基づいて、前記１次側トランジスタをスイッチングさせるスイッチングパルスを生成するパルス生成部（２１）と、を備え、
前記パルス生成部は、前記スイッチング禁止パルスが入力されている期間は、前記スイッチングパルスの出力を禁止する電源コントローラ。
続きを表示（約 840 文字）【請求項２】
前記ノイズ予測部（２２）は、前記パワー素子に出力される駆動信号の電圧を入力とし、それぞれの信号電圧の二値レベルが切替わるタイミングを起点として、前記スイッチング禁止パルスを一定時間出力する請求項１記載の電源コントローラ。
【請求項３】
前記ノイズ予測部（３８）は、前記インバータの駆動電源に重畳されるスイッチングノイズをモニタして、前記スイッチングノイズが発生したタイミングを起点として前記スイッチング禁止パルスを一定時間出力する請求項１記載の電源コントローラ。
【請求項４】
前記ノイズ予測部（３８Ａ）は、前記インバータの制御部から出力される３相分の駆動信号の二値レベルが切替わるタイミングを起点として前記スイッチング禁止パルスを一定時間出力する請求項１記載の電源コントローラ。
【請求項５】
前記ノイズ予測部（４３）は、前記インバータの駆動電源に重畳されるスイッチングノイズをモニタして、前記スイッチングノイズのレベルが閾値以下となったタイミングで、前記スイッチング禁止パルスの出力を停止する請求項１から４の何れか一項に記載の電源コントローラ。
【請求項６】
前記ノイズ予測部（５１）は、前記インバータの制御部より入力されるＰＷＭ制御のキャリアである三角波信号を参照して、前記三角波信号がピークレベルを示すタイミングを含む一定期間を除く期間に、前記スイッチング禁止パルスを出力する請求項１記載の電源コントローラ。
【請求項７】
前記インバータより負荷に出力される電流の極性を判定する電流極性判定部（５７）を備え、
前記ノイズ予測部（５８）は、前記電流極性判定部が判定した極性に基づいて、前記パワー素子のオン・オフの何れでスイッチングノイズが発生するか予測し、前記スイッチングノイズノイズが発生すると判定するとスイッチング禁止パルスを出力する請求項１記載の電源コントローラ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、インバータを構成するパワー素子を駆動する駆動回路に電力を供給する一石絶縁型の電源回路において、１次側トランジスタをスイッチング制御するコントローラに関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
例えば、特許文献１には、以下のような構成が開示されている。スイッチモード電源装置に接続され、コンデンサＣ１を有する入力フィルタ回路を、フィルタ制御回路が制御する。フィルタ制御回路は、過電圧状態でない通常動作中であれば、コンデンサＣ１を入力リターンに接続し、過電圧事象が発生すると、コンデンサＣ１を入力リターンから切断する。これにより、入力フィルタコンデンサＣ１をスイッチモード電源装置から電気的に切断して、過電圧より保護している。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１７４５２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の構成では、高電圧時に入力フィルタ回路が切り離されるため、ノイズや電圧の変動、上昇が発生し、その影響を主制御回路が受けるおそれがある。
本発明は上記事情に鑑みてなされたものであり、その目的は、ノイズフィルタを常時接続する構成においても、高電圧ノイズに対して保護できる電源コントローラを提供することにある。
【課題を解決するための手段】
【０００５】
請求項１記載の電源コントローラによれば、インバータ（１）を構成するパワー素子（２）を駆動する駆動回路に電力を供給する一石絶縁型の電源回路（８、３３、３７、４０、４２、５０、５６）において、１次側トランジスタ（１２）をスイッチング制御する。尚、パワー素子とは、例えば上記のインバータのような電力変換回路を構成する、比較的大きな電力をスイッチングするのに対応した半導体素子である。ノイズ予測部（２２、３４、３８、３８Ａ、４３、５１，５８）は、パワー素子のスイッチングによるノイズ発生期間を予測して、スイッチング禁止パルスを出力する。エラーアンプは、電源回路の出力をフィードバックした入力電圧と基準電圧との比較結果に基づいてエラー信号を出力する。パルス生成部（２１）は、エラー信号とスイッチング禁止パルスとに基づいて、１次側トランジスタをスイッチングさせるスイッチングパルスを生成し、スイッチング禁止パルスが入力されている期間はスイッチングパルスの出力を禁止する。
【０００６】
すなわち、パルス生成部は、ノイズ予測部が、パワー素子のスイッチングによるノイズ発生期間を予測して出力した、スイッチング禁止パルスが入力されている期間はスイッチングパルスの出力を禁止する。これにより、ノイズフィルタが、電力供給源と１次側トランジスタとの間に常時接続されている構成においても、パワー素子のスイッチングに伴う高電圧のノイズが、１次側トランジスタがスイッチングを行うタイミングで重畳されることは回避できる。したがって、ノイズフィルタの出力側に接続されている回路素子等を、常にノイズから保護することが可能になる。
【０００７】
請求項２記載の電源コントローラによれば、ノイズ予測部（２２）は、パワー素子に出力される駆動信号の電圧を入力とし、それぞれの信号電圧の二値レベルが切替わるタイミングを起点としてスイッチング禁止パルスを一定時間出力する。駆動信号の電圧の二値レベルが切替わるタイミングでは、パワー素子によりスイッチングされる電圧が大きく変化するので、そのタイミングを起点としてノイズが発生することが予測される。したがって、前記起点からスイッチング禁止パルスを一定時間出力することで、パルス生成部においてスイッチングパルスの出力を適切に禁止させることができる。
【図面の簡単な説明】
【０００８】
第１実施形態であり、電源コントローラを含む電源回路の構成を示す図
ノイズ予測部の内部ロジックを示す回路図
スイッチングノイズの発生タイミングと、スイッチング禁止パルスの出力タイミングとを示す波形図
第２実施形態であり、電源コントローラを含む電源回路の構成を示す図
スイッチングノイズの発生タイミングと、スイッチング禁止パルスの出力タイミングとを示す波形図
第３実施形態であり、電源コントローラを含む電源回路の構成を示す図
ノイズ予測部の内部ロジックを示す回路図
スイッチングノイズの発生タイミングと、スイッチング禁止パルスの出力タイミングとを示す波形図
第４実施形態であり、電源コントローラを含む電源回路の構成を示す図
スイッチングノイズの発生タイミングと、スイッチング禁止パルスの出力タイミングとを示す波形図
第５実施形態であり、電源コントローラを含む電源回路の構成を示す図
ノイズ予測部の内部ロジックを示す回路図
ノイズ予測部の動作を示すタイミングチャート
スイッチングノイズの発生タイミングと、スイッチング禁止パルスの出力タイミングとを示す波形図
第６実施形態であり、電源コントローラを含む電源回路の構成を示す図
ノイズ予測部の内部ロジックを示す回路図
ＰＷＭ制御に使用するキャリアと、スイッチング禁止パルスの出力タイミングとの関係を示す波形図
スイッチングノイズの発生タイミングと、スイッチング禁止パルスの出力タイミングとを示す波形図
第７実施形態であり、電源コントローラを含む電源回路の構成を示す図
スイッチングノイズの発生タイミングと、スイッチング禁止パルスの出力タイミングとを示す波形図
【発明を実施するための形態】
【０００９】
（第１実施形態）
図１に示すように、インバータ１は、パワー素子であるＮチャネルのパワーＭＯＳＦＥＴ２ａ～２ｆを３相ブリッジ接続して構成されており、直流電源３の正側端子と負側端子との間に接続されている。その負側端子は、電源側グランドに接続されている。インバータ１の各相Ｕ，Ｖ，Ｗの出力端子は、それぞれモータ４の各相巻線の一端に接続されている。各ＦＥＴ２ａ～２ｆは、インバータ制御部５より出力される駆動信号により、１次側、２次側が絶縁されている通信部６ａ～６ｆ及びドライバ７ａ～７ｆを介して駆動される。尚、図１では、ＦＥＴ２ａに対応したドライバ７ａだけを示している。
【００１０】
ドライバ７ａは、電源端子Ｖｃｃ、グランド端子ＧＮＤ及び入力端子ＩＮを備え、入力端子ＩＮには、通信部６ａより駆動信号が入力される。電源端子Ｖｃｃには、電源回路８より生成されたゲート駆動用の電源Ｖｃｃが供給される。グランド端子ＧＮＤは、回路側グランド、及びＦＥＴ２ａ及び２ｂの共通接続点に接続されている。電源回路８は、トランス９を備えている。直流電源３の正側端子と電源側グランドとの間には、ノイズ除去用のフィルタ１０、トランス９の１次巻線１１、及び１次側トランジスタであるＮチャネルＭＯＳＦＥＴ１２の直列回路が接続されている。フィルタ１０に入力される直流電源３の正側端子の電圧をＶｉｎとする。
（【００１１】以降は省略されています）

関連特許