特許ウォッチ

公開番号2024166743
公報種別公開特許公報(A)
公開日2024-11-29
出願番号2023083061
出願日2023-05-19
発明の名称半導体装置およびその製造方法
出願人株式会社日立製作所
代理人弁理士法人筒井国際特許事務所
主分類H01L 29/78 20060101AFI20241122BHJP(基本的電気素子)
要約【課題】オン抵抗の低減とターンオフ損失の低減というトレードオフ関係を改善することができる技術を提供する。
【解決手段】ドリフト領域4の上面側に炭素空孔密度の小さな低炭素空孔密度領域20を形成する一方、ドリフト領域4の下面側に炭素空孔密度の大きな高炭素空孔密度領域30を形成することを前提として、低炭素空孔密度領域20と高炭素空孔密度領域30との間の境界領域40に含まれる等密度線であって、炭素空孔濃度が高炭素空孔密度領域30の炭素空孔密度の1/2の密度に対応する等密度線100の位置が、IGBTをターンオフした際にドリフト領域4に延びる空乏層の端部200よりも深い位置にある。
【選択図】図1
特許請求の範囲【請求項１】
絶縁ゲートバイポーラトランジスタを含む半導体装置であって、
前記絶縁ゲートバイポーラトランジスタは、第１導電型のドリフト領域を有し、
前記ドリフト領域は、炭化珪素を構成材料に含み、
前記ドリフト領域は、
炭素空孔密度が第１密度である第１領域と、
炭素空孔密度が前記第１密度よりも高い第２密度である第２領域と、
前記第１領域と前記第２領域とに挟まれ、かつ、前記第１領域よりも炭素空孔密度が高く、かつ、前記第２領域よりも炭素空孔密度が低い境界領域と、
を有し、
前記境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する前記等密度線の位置は、前記絶縁ゲートバイポーラトランジスタをターンオフした際に前記ドリフト領域に延びる空乏層の端部よりも深い位置にある、半導体装置。
続きを表示（約 2,000 文字）【請求項２】
請求項１に記載の半導体装置において、
前記第２密度は、１×１０
１３
／ｃｍ
３
以上である、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第１領域における少数キャリアの寿命は、前記第２領域における少数キャリアの寿命よりも長い、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記絶縁ゲートバイポーラトランジスタをターンオフした際にコレクタとエミッタとの間に印加される電圧をＶｃｃ（Ｖ）とし、
前記第１領域の厚さをＷ（ｃｍ）とし、
前記第１領域の不純物濃度をＮｄ（１／ｃｍ
３
）とし、
電子の電荷量をｑ（Ｃ）とし、
前記第１領域の誘電率をεｓ（Ｆ／ｃｍ）とする場合、
Ｖｃｃ＜｛（ｑ・Ｎｄ）／（２・εｓ）｝・Ｗ
２
の関係が成立する、半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記低濃度ドリフト領域内に設けられ、
前記第２領域は、前記低濃度ドリフト領域の一部と前記バッファ領域に設けられ、
前記等密度線は、前記低濃度ドリフト領域内に存在し、
前記空乏層の端部は、前記低濃度ドリフト領域内に存在する、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記バッファ領域の一部と前記低濃度ドリフト領域に設けられ、
前記第２領域は、前記バッファ領域内に設けられ、
前記等密度線は、前記バッファ領域内に存在し、
前記空乏層の端部は、前記バッファ領域内に存在する、半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記ドリフト領域は、
低濃度ドリフト領域と、
前記低濃度ドリフト領域の下層に位置して前記低濃度ドリフト領域と接し、かつ、前記低濃度ドリフト領域よりも不純物濃度の高い高濃度ドリフト領域と、
前記高濃度ドリフト領域の下層に位置して前記高濃度ドリフト領域と接し、かつ、前記高濃度ドリフト領域よりも不純物濃度の高いバッファ領域と、
を有し、
前記第１領域は、前記高濃度ドリフト領域の一部と前記低濃度ドリフト領域に設けられ、
前記第２領域は、前記高濃度ドリフト領域の一部と前記バッファ領域に設けられ、
前記等密度線は、前記高濃度ドリフト領域内に存在し、
前記空乏層の端部は、前記高濃度ドリフト領域内に存在する、半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記絶縁ゲートバイポーラトランジスタは、トレンチゲート型絶縁ゲートバイポーラトランジスタである、半導体装置。
【請求項９】
ターンオフした際に延びる空乏層の端部がドリフト領域の内部に留まる絶縁ゲートバイポーラトランジスタを含む半導体装置の製造方法であって、
（ａ）炭化珪素を構成材料に含む第１導電型のドリフト領域を形成する工程、
（ｂ）前記ドリフト領域の上面に炭素原子を導入する工程、
（ｃ）前記炭素原子を前記ドリフト領域の内部に拡散する工程、
を備え、
前記（ｃ）工程後において、
前記ドリフト領域は、
炭素空孔密度が第１密度である第１領域と、
炭素空孔密度が前記第１密度よりも高い第２密度である第２領域と、
前記第１領域と前記第２領域とに挟まれ、かつ、前記第１領域よりも炭素空孔密度が高く、かつ、前記第２領域よりも炭素空孔密度が低い境界領域と、
を有し、
前記境界領域に含まれる等密度線であって、炭素空孔濃度が前記第２密度の１／２の密度に対応する前記等密度線の位置は、ターンオフした際に延びる前記空乏層の端部よりも深い位置にある、半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記炭素原子をイオン注入する、半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば、絶縁ゲートバイポーラトランジスタを有する半導体装置およびその製造方法に適用して有効な技術に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
パワーエレクトロニクス機器の省エネルギー化のため、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、ダイアモンドなどのワイドギャップ半導体材料を用いた低損失パワー半導体素子が研究されている。炭化珪素や窒化ガリウムは、絶縁破壊電界強度がシリコン（Ｓｉ）よりも１０倍程度高いため、同じ耐圧のパワー半導体素子の場合、ドリフト領域の膜厚をシリコンの１０分の１にすることができる。このようにドリフト領域を薄くすることにより、ドリフト領域での抵抗値を大幅に下げられるため、素子全体のオン抵抗を下げることができる。
【０００３】
ワイドギャップ半導体材料の応用先として、ユニポーラ素子であるショットキーバリアダイオード（Schottky Barrier Diode:ＳＢＤ）やパワーＭＯＳＦＥＴ(Metal Oxide Field Effect Transistor)、またバイポーラ素子であるｐｎ接合ダイオードや絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor:ＩＧＢＴ）などがある。特に、炭化珪素を用いたバイポーラ素子は、６．５ｋＶを超える超高耐圧用途において低い導通損失を実現する素子として期待することができる。
【０００４】
炭化珪素においては、エピタキシャル結晶層の成長終了状態（アズグロウン状態、アズグロウンはas-grownの意）の材料における少数キャリア寿命がシリコンに比べて大幅に小さい。そのため、バイポーラ素子における伝導度変調効果を向上させてオン動作時の抵抗を低減する目的で、素子製造時にドリフト領域の少数キャリア寿命を増大させる工程を実施することが行われる。一方で、ドリフト領域全体の少数キャリア寿命が大きい場合は、素子がオン状態からオフ状態に切り替わるターンオフ動作時に排出する残留キャリアが多くなるため、ターンオフ損失が大きくなる。そのため、ドリフト領域のうちコレクタ側の少数キャリア寿命のみが局所的に小さい「局所ライフタイム制御構造」により、オン電圧とターンオフ損失を少なくすることができる。
【０００５】
特許文献１には、動作電圧印加時にドリフト領域中に形成される空乏層の端部を、少数キャリア寿命が小さい領域内に存在させた素子が記載されている。
【０００６】
また、特許文献２においては、炭化珪素エピタキシャル層の内部に少数キャリア寿命を伸長させる領域を形成するときに、炭化珪素エピタキシャル層へイオン注入した炭素原子を拡散および活性化させるためのアニールのアニール温度またはアニール時間を変更することで、炭化珪素エピタキシャル層の注入面からキャリア寿命伸長領域が達する深さを任意に変える方法を用いて、その厚さをエピタキシャル層のそれ以外の領域よりも厚くする方法が記載されている。
【先行技術文献】
【特許文献】
【０００７】
特許第３６２２４０５号公報
特開２０２１－１９１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した特許文献１では、空乏層内に少数キャリア寿命が小さい領域が存在することになる。空乏層では残留キャリアは存在しないため、当該空乏層の少数キャリア寿命が小さくてもターンオン損失抑制には影響がないが、一方で、オン抵抗の増大を引き起こすため、オン抵抗とターンオフ損失のトレードオフ関係の悪化を引き起こす。
【０００９】
また、上述した特許文献２ではキャリア寿命伸長領域と空乏層との関係について何らの記載がないため、上述した特許文献１と同様に、オン抵抗とターンオフ損失のトレードオフ関係の悪化を引き起こす可能性がある。
【００１０】
以上の課題を鑑み、本発明の目的は、オン抵抗の低減とターンオフ損失の低減というトレードオフ関係を改善することができる技術を提供することを目的とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許