特許ウォッチ

公開番号2024154934
公報種別公開特許公報(A)
公開日2024-10-31
出願番号2023069169
出願日2023-04-20
発明の名称半導体装置の検査方法、および、半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 21/336 20060101AFI20241024BHJP(基本的電気素子)
要約【課題】本説明書に開示される技術は、SBD内蔵MOSFETにおいて、電流サージ耐性の低いものを検出するための技術である。
【解決手段】本説明書に開示される技術に関する半導体装置の検査方法は、ドレイン電極からソース電極に流れる第1のドレイン電流に対応してゲート電極に印加される第1のゲート電圧を測定し、第1のドレイン電流よりも大きな値の第2のドレイン電流に対応してゲート電極に印加される第2のゲート電圧を測定し、第1のゲート電圧と第2のゲート電圧との差分があらかじめ定められたしきい値を超えるか否かを検査する。
【選択図】図10
特許請求の範囲【請求項１】
ＳＢＤ領域とＭＯＳＦＥＴ領域とを備える半導体装置の検査方法であり、
前記ＳＢＤ領域および前記ＭＯＳＦＥＴ領域が、炭化珪素で構成される半導体基板の第１の主面側に設けられ、
前記半導体基板の前記第１の主面に、第１の導電型のドリフト層が設けられ、
前記ＭＯＳＦＥＴ領域が、
前記ドリフト層の前記第１の主面側の表層に設けられる第２の導電型のウェル領域と、
前記ウェル領域の表層に設けられる第１の導電型のソース領域と、
前記ソース領域と前記ドリフト層とに挟まれる前記ウェル領域に接触して設けられるゲート絶縁膜と、
前記ゲート絶縁膜に接触して設けられるゲート電極と、
前記ゲート電極を覆う層間絶縁膜とを備え、
前記ＳＢＤ領域が、前記ドリフト層の前記第１の主面側で前記ドリフト層とショットキー接合するショットキー電極を備え、
前記半導体装置が、
前記ショットキー電極と接続され、かつ、前記層間絶縁膜を覆うソース電極と、
前記半導体基板の前記第１の主面の反対側の主面である第２の主面側に設けられるドレイン電極とを備え、
前記半導体装置の検査方法が、
前記ドレイン電極から前記ソース電極に流れる第１のドレイン電流に対応して前記ゲート電極に印加される第１のゲート電圧を測定し、
前記第１のドレイン電流よりも大きな値の第２のドレイン電流に対応して前記ゲート電極に印加される第２のゲート電圧を測定し、
前記第１のゲート電圧と前記第２のゲート電圧との差分があらかじめ定められたしきい値を超えるか否かを検査する、
半導体装置の検査方法。
続きを表示（約 2,600 文字）【請求項２】
請求項１に記載の半導体装置の検査方法であり、
前記第１のドレイン電流と前記第２のドレイン電流との比が、１００倍以上である、
半導体装置の検査方法。
【請求項３】
ＳＢＤ領域とＭＯＳＦＥＴ領域とを備える半導体装置の検査方法であり、
前記ＳＢＤ領域および前記ＭＯＳＦＥＴ領域が、炭化珪素で構成される半導体基板の第１の主面側に設けられ、
前記半導体基板の前記第１の主面に、第１の導電型のドリフト層が設けられ、
前記ＭＯＳＦＥＴ領域が、
前記ドリフト層の前記第１の主面側の表層に設けられる第２の導電型のウェル領域と、
前記ウェル領域の表層に設けられる第１の導電型のソース領域と、
前記ソース領域と前記ドリフト層とに挟まれる前記ウェル領域に接触して設けられるゲート絶縁膜と、
前記ゲート絶縁膜に接触して設けられるゲート電極と、
前記ゲート電極を覆う層間絶縁膜とを備え、
前記ＳＢＤ領域が、前記ドリフト層の前記第１の主面側で前記ドリフト層とショットキー接合するショットキー電極を備え、
前記半導体装置が、
前記ショットキー電極と接続され、かつ、前記層間絶縁膜を覆うソース電極と、
前記半導体基板の前記第１の主面の反対側の主面である第２の主面側に設けられるドレイン電極とを備え、
前記半導体装置の検査方法が、
前記ドレイン電極と前記ソース電極との間に印加する第１のドレイン電圧を一定として、前記ゲート電極に印加する第１のゲート電圧に対応する、前記ドレイン電極から前記ソース電極に流れる第１のドレイン電流を測定し、
前記第１のドレイン電圧を前記ドレイン電極と前記ソース電極との間に印加して、前記ゲート電極に印加する第２のゲート電圧に対応する、前記ドレイン電極から前記ソース電極に流れる第２のドレイン電流を測定し、
前記第２のゲート電圧が、前記第１のゲート電圧とは異なる電圧であり、
前記第１のドレイン電流と前記第２のドレイン電流との差分があらかじめ定められたしきい値を超えるか否かを検査する、
半導体装置の検査方法。
【請求項４】
請求項３に記載の半導体装置の検査方法であり、
前記第１のゲート電圧と前記第２のゲート電圧との差が、１Ｖ以上である、
半導体装置の検査方法。
【請求項５】
ＳＢＤ領域とＭＯＳＦＥＴ領域とを備える半導体装置の製造方法であり、
炭化珪素で構成される半導体基板の第１の主面に、第１の導電型のドリフト層を形成し、
前記ドリフト層の前記第１の主面側の表層に、第２の導電型のウェル領域を形成し、前記ウェル領域の表層に、第１の導電型のソース領域を形成し、前記ソース領域と前記ドリフト層とに挟まれる前記ウェル領域に接触するゲート絶縁膜を形成し、前記ゲート絶縁膜に接触するゲート電極を形成し、前記ゲート電極を覆う層間絶縁膜を形成することによって、前記ＭＯＳＦＥＴ領域を形成し、
前記ドリフト層の前記第１の主面側に、前記ドリフト層とショットキー接合するショットキー電極を形成することによって、前記ＳＢＤ領域を形成し、
前記ショットキー電極と接続され、かつ、前記層間絶縁膜を覆うソース電極を形成し、
前記半導体基板の前記第１の主面の反対側の主面である第２の主面側に、ドレイン電極を形成し、
前記ドレイン電極から前記ソース電極に流れる第１のドレイン電流に対応して前記ゲート電極に印加される第１のゲート電圧を測定し、
前記第１のドレイン電流よりも大きな値の第２のドレイン電流に対応して前記ゲート電極に印加される第２のゲート電圧を測定し、
前記第１のゲート電圧と前記第２のゲート電圧との差分があらかじめ定められたしきい値を超えない前記半導体装置を選択する、
半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法であり、
前記第１のドレイン電流と前記第２のドレイン電流との比が、１００倍以上である、
半導体装置の製造方法。
【請求項７】
ＳＢＤ領域とＭＯＳＦＥＴ領域とを備える半導体装置の製造方法であり、
炭化珪素で構成される半導体基板の第１の主面に、第１の導電型のドリフト層を形成し、
前記ドリフト層の前記第１の主面側の表層に、第２の導電型のウェル領域を形成し、前記ウェル領域の表層に、第１の導電型のソース領域を形成し、前記ソース領域と前記ドリフト層とに挟まれる前記ウェル領域に接触するゲート絶縁膜を形成し、前記ゲート絶縁膜に接触するゲート電極を形成し、前記ゲート電極を覆う層間絶縁膜を形成することによって、前記ＭＯＳＦＥＴ領域を形成し、
前記ドリフト層の前記第１の主面側に、前記ドリフト層とショットキー接合するショットキー電極を形成することによって、前記ＳＢＤ領域を形成し、
前記ショットキー電極と接続され、かつ、前記層間絶縁膜を覆うソース電極を形成し、
前記半導体基板の前記第１の主面の反対側の主面である第２の主面側に、ドレイン電極を形成し、
前記ドレイン電極と前記ソース電極との間に印加する第１のドレイン電圧を一定として、前記ゲート電極に印加する第１のゲート電圧に対応する、前記ドレイン電極から前記ソース電極に流れる第１のドレイン電流を測定し、
前記第１のドレイン電圧を前記ドレイン電極と前記ソース電極との間に印加して、前記ゲート電極に印加する第２のゲート電圧に対応する、前記ドレイン電極から前記ソース電極に流れる第２のドレイン電流を測定し、
前記第２のゲート電圧が、前記第１のゲート電圧とは異なる電圧であり、
前記第１のドレイン電流と前記第２のドレイン電流との差分があらかじめ定められたしきい値を超えない前記半導体装置を選択する、
半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であり、
前記第１のゲート電圧と前記第２のゲート電圧との差が、１Ｖ以上である、
半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本説明書に開示される技術は、半導体装置の検査技術に関するものである。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
パワーエレクトロニクス機器において、モータなどの負荷への電力供給を制御するスイッチング素子として、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）またはＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）などの絶縁ゲート型半導体装置が広く使用されている。
【０００３】
一方、次世代のスイッチング素子として、炭化珪素（ＳｉＣ）などのワイドバンドギャップ半導体を用いたＭＯＳＦＥＴまたはＩＧＢＴなどが注目されており、１ｋＶ程度またはそれ以上の高電圧を扱う技術分野への適用が有望視されている。上記のワイドバンドギャップ半導体としては、ＳｉＣの他に、たとえば、窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなどがある。
【０００４】
ＳｉＣは、多くの結晶多型を有している。結晶多型は結晶を構成する原子配置の違いに基づくものであり、結晶を構成する原子配置が異なるＳｉＣ結晶は異なる物性を示す。
【０００５】
一般に電力制御用の半導体素子には４Ｈ－ＳｉＣが用いられる。しかしながら、ＳｉＣ結晶を１つの結晶系のみで構成することはできず、結晶成長中に他の結晶多型が混入することがある。これは積層欠陥と呼ばれる。
【０００６】
電力制御用ＭＯＳＦＥＴのドレイン－ソース間にはボディダイオードと呼ばれるｐｎダイオードが寄生しており、ドレイン端子に正電圧を印加する順方向の動作以外に、ソース端子に正電圧を印加する逆方向の動作が可能である。このボディダイオードを利用することで、ＭＯＳＦＥＴに並列に配置する還流ダイオードを削減し、回路の素子数を減らすことができる。
【０００７】
ＭＯＳＦＥＴが電子または正孔のみが流れるユニポーラ素子であるのに対し、ｐｎダイオードはその両方が同時に流れるユニポーラ素子である。ＳｉＣがユニポーラ動作をした場合、電子－正孔対の再結合エネルギーによって上記の積層欠陥が拡張することが知られている。４Ｈ－ＳｉＣ結晶中の積層欠陥は高抵抗体として振る舞うため、結晶欠陥の拡張は素子抵抗の増加につながる。
【０００８】
よって、ＭＯＳＦＥＴとＳＢＤ（ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ）とを並列させる際には印加電流の範囲内でＭＯＳＦＥＴのボディダイオードが動作しないよう、言い換えれば発生電圧がボディダイオードの立ち上がり電圧に満たないようにＳＢＤを設計する必要がある。
【０００９】
そこで、ＳｉＣ－ＭＯＳＦＥＴ中にＳＢＤを内蔵し、逆方向電流をボディダイオードではなくＳＢＤに流す、ＳＢＤ内蔵ＭＯＳＦＥＴ技術が開発されている。ＳＢＤはユニポーラ素子であるため、ボディダイオードのような積層欠陥の拡張は起こらない。内蔵されたＳＢＤは通常のＳＢＤとは異なりＭＯＳＦＥＴとドリフト層を共有する。これによって、ＳＢＤにかかる電圧とボディダイオードにかかる電圧とが等しくなるため、通常のＭＯＳＦＥＴに寄生するボディダイオードの立ち上がり電圧よりも、ＳＢＤ内蔵ＭＯＳＦＥＴのボディダイオードの立ち上がり電圧は大きくなる。すなわち、ＳＢＤ内蔵ＭＯＳＦＥＴは、通常のＭＯＳＦＥＴとＳＢＤとを並列接続させた場合よりも多くのＳＢＤ電流を流すことができる。
【００１０】
半導体装置の欠陥は、たとえば、特許文献１に示される方法で検査することができるが、ドリフト層中に存在する欠陥の影響によって通常のＳＢＤとは異なる動作を示す場合がある。たとえば、ＳＢＤに電流サージが入った場合（サージ電流が流れた場合）、ＳＢＤが発熱して破壊に至る可能性がある。
（【００１１】以降は省略されています）

関連特許