特許ウォッチ

公開番号2024134749
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023045097
出願日2023-03-22
発明の名称半導体装置、電力変換装置および半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 21/28 20060101AFI20240927BHJP(基本的電気素子)
要約【課題】電極上の金属層における外観ムラが軽減する半導体装置の提供を目的とする。
【解決手段】半導体装置101は、半導体基板1、表面電極2、第1金属層3および第2金属層4を備える。表面電極2は、Alを含む。表面電極2は、半導体基板1の表面に設けられている。第1金属層3は、Niを含む。第1金属層3は、表面電極2上に設けられている。第2金属層4は、Niを含む。第2金属層4は、第1金属層3上に設けられている。第1金属層3の表面粗さは、第2金属層4の表面粗さよりも大きい。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板と、
Ａｌを含み、前記半導体基板の表面に設けられた表面電極と、
Ｎｉを含み、前記表面電極上に設けられた第１金属層と、
Ｎｉを含み、前記第１金属層上に設けられた第２金属層と、を備え、
前記第１金属層の表面粗さは、前記第２金属層の表面粗さよりも大きい、半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第２金属層よりも貴な金属を含み、前記第２金属層上に設けられた表面側貴金属膜を、さらに備える請求項１に記載の半導体装置。
【請求項３】
Ａｌを含み、前記半導体基板の裏面に設けられた裏面電極と、
Ｎｉを含み、前記裏面電極上に設けられた第３金属層と、
Ｎｉを含み、前記第３金属層上に設けられた第４金属層と、をさらに備え、
前記第３金属層の表面粗さは、前記第４金属層の表面粗さよりも大きい、請求項１に記載の半導体装置。
【請求項４】
前記第４金属層よりも貴な金属を含み、前記第４金属層上に設けられた裏面側貴金属膜を、さらに備える、請求項３に記載の半導体装置。
【請求項５】
前記第３金属層の組成は、前記第１金属層の組成と同じであり、
前記第４金属層の組成は、前記第２金属層の組成と同じである、請求項３に記載の半導体装置。
【請求項６】
請求項１に記載の半導体装置を含み、電源から入力される電力を変換して負荷に出力する主変換回路と、
前記半導体装置を駆動するための駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路と、を備える電力変換装置。
【請求項７】
半導体基板の表面に、Ａｌを含む表面電極を形成する工程と、
前記表面電極上に、Ｎｉを含む第１金属層を形成する工程と、
前記第１金属層上に、Ｎｉを含む第２金属層を形成する工程と、を備え、
前記第１金属層の表面粗さは、前記第２金属層の表面粗さよりも大きい、半導体装置の製造方法。
【請求項８】
前記第１金属層および前記第２金属層は、無電解めっき法によって形成され、
前記第１金属層を形成する前記工程におけるめっき液の撹拌速度は、前記第２金属層を形成する前記工程における前記めっき液の撹拌速度よりも速い、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第２金属層上に、前記第２金属層よりも貴な金属を含む表面側貴金属膜を形成する工程をさらに備える、請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記半導体基板の裏面に、Ａｌを含む裏面電極を形成する工程と、
前記裏面電極上に、Ｎｉを含む第３金属層を形成する工程と、
前記第３金属層上に、Ｎｉを含む第４金属層を形成する工程と、を備え、
前記第３金属層の表面粗さは、前記第４金属層の表面粗さよりも大きい、請求項７に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置、電力変換装置および半導体装置の製造方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体装置の電極は、その半導体装置の仕様によって、金属ワイヤ、回路パターン、金属板など様々な接合対象物に接合される。その電極と接合対象物との優れた接合状態を実現するためには、はんだ接合に優れた例えばＮｉ／Ａｕ層が用いられる。Ｎｉ層は、はんだ接合時にはんだに喰われて減少するため、半導体装置の電極に厚膜のＮｉ含有金属層が形成されていることが必要である。そのような厚膜のＮｉ含有金属層は、一般的にめっき法によって形成される。特許文献１には、半導体装置とは技術分野が異なるものの、蓄電装置におけるＮｉ層を形成するための電解メッキ法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１９／１１１５５６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１を適用した厚膜のＮｉ含有金属層の表面状態は、外観ムラを生ずる場合がある。半導体装置の電極の形成工程において、その厚膜の電極に外観ムラが生じた場合には、その後の工程における歩留まりが悪化する可能性がある。
【０００５】
本開示は、上記の課題を解決するため、電極上のＮｉ含有金属層における外観ムラが軽減する半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、半導体基板、表面電極、第１金属層および第２金属層を備える。表面電極は、Ａｌを含む。表面電極は、半導体基板の表面に設けられている。第１金属層は、Ｎｉを含む。第１金属層は、表面電極上に設けられている。第２金属層は、Ｎｉを含む。第２金属層は、第１金属層上に設けられている。第１金属層の表面粗さは、第２金属層の表面粗さよりも大きい。
【発明の効果】
【０００７】
本開示によれば、電極上のＮｉ含有金属層における外観ムラが軽減する半導体装置が提供される。
【０００８】
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
【図面の簡単な説明】
【０００９】
実施の形態１における半導体装置の構成を示す断面図である。
半導体装置の構成を示す拡大断面図である。
実施の形態１における半導体装置の製造方法を示すフローチャートである。
実施の形態１の製造工程における半導体装置の構成を示す断面図である。
実施の形態１の製造工程における半導体装置の構成を示す断面図である。
実施の形態１の製造工程における半導体装置の構成を示す断面図である。
実施の形態１の製造工程における半導体装置の構成を示す断面図である。
半導体装置の製造方法における詳細なプロセスレシピを示す図である。
実施の形態２における半導体装置の構成を示す断面図である。
半導体装置の構成を示す拡大断面図である。
実施の形態２における半導体装置の製造方法を示すフローチャートである。
実施の形態２の製造工程における半導体装置の構成を示す断面図である。
実施の形態２の製造工程における半導体装置の構成を示す断面図である。
実施の形態２の製造工程における半導体装置の構成を示す断面図である。
実施の形態２の製造工程における半導体装置の構成を示す断面図である。
半導体装置の製造方法における詳細なプロセスレシピを示す図である。
実施の形態３における電力変換システムの構成を示す機能ブロック図である。
【発明を実施するための形態】
【００１０】
＜実施の形態１＞
図１は、実施の形態１における半導体装置１０１の構成を示す断面図である。図２は、半導体装置１０１の構成を示す拡大断面図である。半導体装置１０１は、半導体基板１、表面電極２、第１金属層３、第２金属層４、表面側貴金属膜５、保護膜６および裏面電極７を含む。
（【００１１】以降は省略されています）

関連特許