特許ウォッチ

公開番号2024108124
公報種別公開特許公報(A)
公開日2024-08-09
出願番号2023210996
出願日2023-12-14
発明の名称電源制御装置
出願人株式会社デンソーテン
代理人弁理士法人酒井国際特許事務所
主分類H02J 7/00 20060101AFI20240802BHJP(電力の発電,変換,配電)
要約【課題】フェイルセーフ制御に使用するための蓄電量の減少を抑制できる電源制御装置を提供する。
【解決手段】実施形態に係る電源制御装置は、コントローラを有する。コントローラは、第1系統と第2系統とを接続装置を制御する。コントローラは、比較回路と、パルス発生器と、ラッチ回路と、マイクロコンピュータとを備える。比較回路は、第1系統または第2系統の失陥に関するパラメータと閾値とを比較して電源失陥の発生を示す検出信号を出力する。パルス発生器は、検出信号が入力されると所定パルス幅のパルス信号を出力し、パルス信号を出力している期間、接続装置を遮断して第1系統と第2系統との接続を遮断する。ラッチ回路は、パルス信号をラッチする。マイクロコンピュータは、ラッチ回路のラッチ状態を定期的に取得し、パルス信号がラッチされていることを検出すると、電源失陥が発生している異常系統を判定する。
【選択図】図5
特許請求の範囲【請求項１】
第１電源の電力を第１負荷に供給する第１系統と第２電源の電力を第２負荷に供給する第２系統とを接続する系統間ラインに設けられる接続装置を制御するコントローラを有する電源制御装置であって、
前記コントローラは、
前記第１系統または前記第２系統の失陥に関するパラメータと閾値とを比較して電源失陥の発生を示す検出信号を出力する比較回路と、
前記検出信号が入力されると所定パルス幅のパルス信号を出力し、前記パルス信号を出力している期間、前記接続装置を遮断して前記第１系統と前記第２系統との接続を遮断するパルス発生器と、
前記パルス信号をラッチするラッチ回路と、
前記ラッチ回路のラッチ状態を定期的に取得し、前記パルス信号がラッチされていることを検出すると、前記第１系統および前記第２系統のうち前記電源失陥が発生している異常系統を判定するマイクロコンピュータと
を備える電源制御装置。
続きを表示（約 1,500 文字）【請求項２】
前記所定パルス幅は、ノイズに起因して発生することが想定される前記パラメータの振動周期よりも長い
請求項１に記載の電源制御装置。
【請求項３】
前記マイクロコンピュータは、
前記パルス信号が入力されると、少なくとも前記異常系統を判定するまでの期間、前記接続装置を遮断する
請求項１に記載の電源制御装置。
【請求項４】
前記マイクロコンピュータは、
前記第１系統または前記第２系統のパラメータに基づいて前記電源失陥の発生を第１周期で定期的に検出し、前記ラッチ回路のラッチ状態を第１周期より短い第２周期で定期的に取得する
請求項１に記載の電源制御装置。
【請求項５】
第１電源の電力を第１負荷に供給する第１系統と第２電源の電力を第２負荷に供給する第２系統とを接続する系統間ラインに設けられる接続装置を制御するコントローラを有する電源制御装置であって、
前記コントローラは、
前記第１系統または前記第２系統の失陥に関するパラメータと閾値とを比較して電源失陥の発生を示す検出信号を出力する比較回路と、
前記検出信号が入力されると所定パルス幅のパルス信号を出力し、前記パルス信号を出力している期間、前記接続装置を遮断して前記第１系統と前記第２系統との接続を遮断するパルス発生器と、
前記パルス信号が入力されると、割込み処理によって前記第１系統および前記第２系統のうち前記電源失陥が発生している異常系統を判定するマイクロコンピュータと
を備える電源制御装置。
【請求項６】
前記所定パルス幅は、ノイズに起因して発生することが想定される前記パラメータの振動周期よりも長い
請求項５に記載の電源制御装置。
【請求項７】
前記マイクロコンピュータは、
前記パルス信号が入力されると、少なくとも前記異常系統を判定するまでの期間、前記接続装置を遮断する
請求項５に記載の電源制御装置。
【請求項８】
第１電源の電力を第１負荷に供給する第１系統と第２電源の電力を第２負荷に供給する第２系統とを接続する系統間ラインに設けられる接続装置を制御するコントローラを有する電源制御装置であって、
前記コントローラは、
前記第１系統または前記第２系統の失陥に関するパラメータと閾値とを比較して電源失陥の発生を示す検出信号を出力する比較回路と、
前記検出信号が入力されると所定パルス幅のパルス信号を出力し、前記パルス信号を出力している期間、前記接続装置を遮断して前記第１系統と前記第２系統との接続を遮断するパルス発生器と、
前記パルス信号を入力ポートに受け、前記入力ポートの状態を定期的に取得し、前記パルス信号が入力されたことを検出すると、前記第１系統および前記第２系統のうち前記電源失陥が発生している異常系統を判定するマイクロコンピュータと
を備える電源制御装置。
【請求項９】
前記所定パルス幅は、ノイズに起因して発生することが想定される前記パラメータの振動周期よりも長い
請求項８に記載の電源制御装置。
【請求項１０】
前記マイクロコンピュータは、
前記パルス信号が入力されると、少なくとも前記異常系統を判定するまでの期間、前記接続装置を遮断する
請求項８に記載の電源制御装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
開示の実施形態は、電源制御装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
第１電源の電力を第１負荷に供給する第１系統と、第２電源の電力を第２負荷に供給する第２系統と、第１系統および第２系統を接続する系統間スイッチと、系統間スイッチを制御する制御部とを備える電源装置がある（特許文献１参照）。
【０００３】
制御部は、第１制御部と第２制御部とを備える。第２制御部は、コンパレータによって第１系統の電圧または第２系統の電圧と閾値とを比較し、比較結果に基づいて第１系統または第２系統に地絡などの電源失陥が発生したことを検出する。第２制御部は、電源失陥の発生を検出している期間、系統間スイッチを遮断する。
【０００４】
第１制御部は、第２制御部によって電源失陥の発生が検知されると、第１系統および第２系統を検査し、電源失陥が発生していない正常な方の給電系統によってフェイルセーフ制御を行う。
【０００５】
特許文献１の電源装置によれば、第２制御部が電圧低下といった地絡の傾向をハードウェアで直ちに検出して系統間スイッチを遮断することで、正常な系統に地絡の影響が及ぶことを防止できる。また、その後、電源失陥が発生していない正常な系統を第１制御部が検査して正常な系統を用いてフェイルセーフ制御を行うため、確実にフェイルセーフ制御を行うことができる。
【先行技術文献】
【特許文献】
【０００６】
特開２０２２－１２５００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の電源装置は、第１系統の電圧または第２系統の電圧がノイズに起因して振動した場合、系統間スイッチの導通と遮断とを繰り返す恐れがある。
【０００８】
この場合、電源装置は、実際に地絡が発生していた場合にも、電源失陥の検出から第１系統および第２系統の検査が完了するまでの期間に系統間スイッチの導通と遮断とを繰り返してしまう。そうすると、系統間スイッチを導通している間、フェイルセーフ制御に使用するための電力が失われることになる。
【０００９】
実施形態の一態様は、上記に鑑みてなされたものであって、フェイルセーフ制御に使用するための蓄電量の減少を抑制できる電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
実施形態の一態様に係る電源制御装置は、コントローラを有する。前記コントローラは、接続装置を制御する。前記接続装置は、第１電源の電力を第１負荷に供給する第１系統と第２電源の電力を第２負荷に供給する第２系統とを接続する系統間ラインに設けられる。前記コントローラは、比較回路と、パルス発生器と、ラッチ回路と、マイクロコンピュータとを備える。前記比較回路は、前記第１系統または前記第２系統の失陥に関するパラメータと閾値とを比較して電源失陥の発生を示す検出信号を出力する。前記パルス発生器は、前記検出信号が入力されると所定パルス幅のパルス信号を出力し、前記パルス信号を出力している期間、前記接続装置を遮断して前記第１系統と前記第２系統との接続を遮断する。前記ラッチ回路は、前記パルス信号をラッチする。前記マイクロコンピュータは、前記ラッチ回路のラッチ状態を定期的に取得し、前記パルス信号がラッチされていることを検出すると、前記第１系統および前記第２系統のうち前記電源失陥が発生している異常系統を判定する。
【発明の効果】
（【００１１】以降は省略されています）

関連特許