特許ウォッチ

公開番号2025155713
公報種別公開特許公報(A)
公開日2025-10-14
出願番号2024197461
出願日2024-11-12
発明の名称電流補償回路及び半導体装置
出願人エイブリック株式会社
代理人
主分類G05F 3/26 20060101AFI20251002BHJP(制御;調整)
要約【課題】エミッタ接地時の電流増幅率の大小に依らずバイポーラトランジスタ(以下、「Tr」)のコレクタ電流を一定に保つことが可能な電流補償回路等を提供する。
【解決手段】電流補償回路100は、定電流源16と、定電流源16の一端と接続されるドレイン(以下、「D」)と、VDD端子1に接続されるソース(以下、「S」)を含むPMOSTr12と、コレクタ(以下、「C」)及びベース(以下、「B」)がGND端子2に接続されるTrQ2とプロセスばらつきが同じに構成され、CがGND端子2に接続されるTrQ1と、PMOSTr12とカレントミラー回路を構成し、TrQ1,Q2のエミッタ(以下、「E」)にそれぞれ電流を供給するPMOSTr11,13と、TrQ1のベース電流を複製して定電流源16とPMOSTr12との接続点に加算するカレントミラー回路を構成するNMOSTr14及びNMOSTr15を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１の電源端子に接続されるコレクタと、前記第１の電源端子に接続されるベースと、エミッタとを含む第１のバイポーラトランジスタの前記エミッタに電流を供給する回路であって、
前記第１の電源端子に接続されるコレクタと、ベースと、エミッタとを含み、前記第１のバイポーラトランジスタとプロセスばらつきが同じに構成される第２のバイポーラトランジスタと、
前記第２のバイポーラトランジスタの前記エミッタに接続されるドレインと、ゲートと、第２の電源端子に接続されるソースとを含む第１のトランジスタと、
前記第１のトランジスタの前記ゲートに接続されるゲートと、自己のゲートと接続されるドレインと、前記第２の電源端子に接続されるソースとを含む第２のトランジスタと、
前記第１のバイポーラトランジスタの前記エミッタに接続されるドレインと、前記第２のトランジスタの前記ドレイン、前記第２のトランジスタの前記ゲート及び前記第１のトランジスタの前記ゲートの接続点に接続されるゲートと、前記第２の電源端子に接続されるソースとを含む第３のトランジスタと、
前記接続点に接続される第１端と、前記第１の電源端子に接続される第２端とを含む定電流源と、
前記第２のバイポーラトランジスタの前記ベースに接続されるドレインと、前記第１の電源端子に接続されるソースと、自己のドレインに接続されるゲートとを含む第４のトランジスタと、
前記定電流源の前記第１端と接続されるドレインと、前記第４のトランジスタの前記ゲートに接続されるゲートと、前記第１の電源端子に接続されるソースとを含む第５のトランジスタと、
を備えることを特徴とする電流補償回路。
続きを表示（約 1,200 文字）【請求項２】
前記第４のトランジスタのゲートと接続される第１端と、前記第４のトランジスタのドレインと接続される第２端とを有し、自己の第２端の電圧を、前記第４のトランジスタのゲートの電圧以下に調整する低電圧化回路をさらに備える請求項１に記載の電流補償回路。
【請求項３】
前記低電圧化回路は、
前記第２の電源端子に接続されるドレインと、自己の第２端と接続されるゲートと、前記低電圧化回路の第１端及び自己のバックゲートと接続されるソースとを含む第１のデプレッション型トランジスタと、
前記第１のデプレッション型トランジスタのバックゲート及びソースと、前記低電圧化回路の第１端とを接続した第２接続点と接続される第１端と、前記第１の電源端子と接続される第２端とを含み、前記第２接続点を流れる電流値を調整可能に構成された電流調整回路と、
を有する請求項２に記載の電流補償回路。
【請求項４】
前記低電圧化回路は、
前記第２の電源端子に接続されるドレインと、自己の第２端と接続されるゲートと、前記低電圧化回路の第１端及び自己のバックゲートと接続されるソースとを含み、自己のドレイン電流を調整可能な第１のデプレッション型トランジスタと、
前記第１のデプレッション型トランジスタのバックゲート及びソースと、前記低電圧化回路の第１端とを接続した第２接続点と接続される第１端と、前記第１の電源端子と接続される第２端とを含み、前記第２接続点を流れる電流の電流値を調整可能に構成された電流調整回路と、
を有する請求項２に記載の電流補償回路。
【請求項５】
前記低電圧化回路は、
前記第２の電源端子に接続されるドレインと、自己の第２端と接続されるゲートと、前記低電圧化回路の第１端及び自己のバックゲートと接続されるソースとを含み、自己のドレイン電流を調整可能な第１のデプレッション型トランジスタと、
前記第１のデプレッション型トランジスタのバックゲート及びソースと、前記低電圧化回路の第１端とを接続した第２接続点と接続される第１端と、前記第１の電源端子と接続される第２端とを含み、定電流を供給する定電流源と、
を有する請求項２に記載の電流補償回路。
【請求項６】
前記定電流源の前記第１端と前記第５のトランジスタの前記ドレインとを開閉可能に接続するスイッチをさらに備える請求項１から請求項５の何れか一項に記載の電流補償回路。
【請求項７】
半導体基板上に形成される集積回路を備える半導体装置であって、
請求項１から請求項５の何れか一項又は請求項１を引用する請求項６に記載の電流補償回路と、
前記第１のバイポーラトランジスタと、
を備えることを特徴とする半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電流補償回路及び半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
ＣＭＯＳプロセスにおいて形成される寄生バイポーラトランジスタのベース・エミッタ間ダイオードの電圧Ｖbeは、ボルツマン定数ｋ、絶対温度Ｔ、電子電荷ｑ、コレクタ電流Ｉc、逆方向飽和電流Ｉs及び自然対数ｌｎを用いて、次の式（１）
Ｖbe＝（ｋＴ／ｑ）×ｌｎ（Ｉc／Ｉs） ---（１）
で表すことができる。電圧Ｖbeは、例えば、絶対温度Ｔに変換するための情報として利用されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００９－４４２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記式（１）で示されるように、電圧Ｖbeはコレクタ電流Ｉcの関数となっているため、電圧Ｖbeのプロセスばらつきを小さくするためには、コレクタ電流Ｉcを一定に保つことが求められる。ところが、寄生バイポーラトランジスタは、コレクタ端子が基板であるため、コレクタ端子から定電流を当該寄生バイポーラトランジスタに直接流すことはできない。そこで、代替案として、エミッタ端子から定電流を当該寄生バイポーラトランジスタに直接流している。
【０００５】
エミッタ接地時の電流増幅率であるｈ
FE
が十分に大きい場合、エミッタ電流Ｉeはコレクタ電流Ｉcとほぼ等しくなる（Ｉe≒Ｉc）ため、エミッタ電流Ｉeを一定に保つことをもって、コレクタ電流Ｉcを一定に保つことに代えても電圧Ｖbeのプロセスばらつきの影響を小さくすることができる。
【０００６】
しかしながら、寄生バイポーラトランジスタの場合、ｈ
FE
は相対的に小さいため、ｈ
FE
が十分に大きい場合と異なり、エミッタ端子からベース端子に分流してしまうベース電流Ｉbの大きさを無視できない。つまるところ、寄生バイポーラトランジスタのベース・エミッタ間ダイオードの電圧Ｖbeに対しては、エミッタ電流Ｉeを一定に保つことをもって、コレクタ電流Ｉcを一定に保つことに代えることができない。したがって、寄生バイポーラトランジスタのようなｈ
FE
が小さいバイポーラトランジスタのベース・エミッタ間ダイオードの電圧Ｖbeに対しては、エミッタ電流Ｉeを一定に保つことに代わる新しい技術が求められる。
【０００７】
本発明は、上述した事情を考慮し、エミッタ接地時の電流増幅率の大小に依らずバイポーラトランジスタのコレクタ電流を一定に保つことが可能な電流補償回路及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電流補償回路は、第１の電源端子に接続されるコレクタと、前記第１の電源端子に接続されるベースと、エミッタとを含む第１のバイポーラトランジスタの前記エミッタに電流を供給する回路であって、前記第１の電源端子に接続されるコレクタと、ベースと、エミッタとを含み、前記第１のバイポーラトランジスタとプロセスばらつきが同じに構成される第２のバイポーラトランジスタと、前記第２のバイポーラトランジスタの前記エミッタに接続されるドレインと、ゲートと、第２の電源端子に接続されるソースとを含む第１のトランジスタと、前記第１のトランジスタの前記ゲートに接続されるゲートと、自己のゲートと接続されるドレインと、前記第２の電源端子に接続されるソースとを含む第２のトランジスタと、前記第１のバイポーラトランジスタの前記エミッタに接続されるドレインと、前記第２のトランジスタの前記ドレイン、前記第２のトランジスタの前記ゲート及び前記第１のトランジスタの前記ゲートの接続点に接続されるゲートと、前記第２の電源端子に接続されるソースとを含む第３のトランジスタと、前記接続点に接続される第１端と、前記第１の電源端子に接続される第２端とを含む定電流源と、前記第２のバイポーラトランジスタの前記ベースに接続されるドレインと、前記第１の電源端子に接続されるソースと、自己のドレインに接続されるゲートとを含む第４のトランジスタと、前記定電流源の前記第１端と接続されるドレインと、前記第４のトランジスタの前記ゲート及び前記ドレインに接続されるゲートと、前記第１の電源端子に接続されるソースとを含む第５のトランジスタと、を備えることを特徴とする。
【０００９】
本発明に係る半導体装置は、半導体基板上に形成される集積回路を備える半導体装置であって、第１の電源端子に接続されるコレクタと、前記第１の電源端子に接続されるベースと、エミッタとを含む第１のバイポーラトランジスタと、前記電流補償回路と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、エミッタ接地時の電流増幅率の大小に依らずバイポーラトランジスタのコレクタ電流を一定に保つことができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許