TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025150720
公報種別
公開特許公報(A)
公開日
2025-10-09
出願番号
2024051757
出願日
2024-03-27
発明の名称
情報処理プログラム、情報処理方法、および情報処理装置
出願人
富士通株式会社
代理人
個人
主分類
G06N
10/20 20220101AFI20251002BHJP(計算;計数)
要約
【課題】量子回路を実行する際にかかる処理時間の低減化を図ること。
【解決手段】情報処理装置100は、複数の手法103のそれぞれの手法について、複数の第2量子ビットに演算を行うことにより第2問題を解く、当該手法を適用した量子回路108を、DD型量子シミュレータ106で実行した結果を取得する。情報処理装置100は、取得した、それぞれの手法を適用した量子回路108を、DD型量子シミュレータ106で実行した結果に基づいて、複数の手法103のうち、第1問題を解く量子回路101に適用するいずれかの手法を選択する。情報処理装置100は、複数の第1量子ビットに演算を行うことにより第1問題を解く、選択したいずれかの手法を適用した量子回路109を生成する。情報処理装置100は、生成した量子回路109を、DD型量子シミュレータ106で実行することにより、第1問題を解いた結果を取得する。
【選択図】図1
特許請求の範囲
【請求項1】
問題を解く量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、前記問題を解く際にかかるコストを低減するよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える複数の手法のそれぞれの手法について、第1問題と同一のアルゴリズムに従って前記第1問題より規模が小さい第2問題を解く、前記手法を適用した量子回路を、異なる量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行した結果を取得し、
取得した前記第2問題を解く前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の手法のうち、前記第1問題を解く量子回路に適用するいずれかの手法を選択し、
前記アルゴリズムに従って複数の第1量子ビットに演算を行うことにより前記第1問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第1問題を解いた結果を取得する、
処理をコンピュータに実行させ、
前記複数の手法は、前記問題を解く量子回路に、前記ゲートを挿入した前後で、前記問題を解く量子回路における量子ビットの並び方の差分が小さくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第1手法と、前記問題を解く量子回路に、前記ゲートを挿入する回数が少なくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第2手法とを含む、ことを特徴とする情報処理プログラム。
続きを表示(約 2,000 文字)
【請求項2】
量子ビットを並べる順序の複数の種類のそれぞれの種類について、前記アルゴリズムに従って前記種類の順序である複数の第2量子ビットに演算を行うことにより前記第2問題を解く量子回路を、前記量子シミュレータで実行した結果を取得し、
取得した前記それぞれの種類の順序である前記複数の第2量子ビットに演算を行うことにより前記第2問題を解く量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の種類のうち、前記第1問題を解く量子回路に適用するいずれかの種類を選択する、
処理を前記コンピュータに実行させ、
前記第2問題を解く、前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果を取得する処理は、
前記それぞれの手法について、選択した前記いずれかの種類の順序である前記複数の第2量子ビットに演算を行うことにより前記第2問題を解く、前記手法を適用した量子回路を、前記量子シミュレータで実行した結果を取得し、
前記第1問題を解いた結果を取得する処理は、
選択した前記いずれかの種類の順序である前記複数の第1量子ビットに演算を行うことにより前記第1問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第1問題を解いた結果を取得する、ことを特徴とする請求項1に記載の情報処理プログラム。
【請求項3】
前記量子シミュレータは、通信可能に接続された複数の演算装置の並列処理によって実現される、ことを特徴とする請求項1または2に記載の情報処理プログラム。
【請求項4】
問題を解く量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、前記問題を解く際にかかるコストを低減するよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える複数の手法のそれぞれの手法について、第1問題と同一のアルゴリズムに従って前記第1問題より規模が小さい第2問題を解く、前記手法を適用した量子回路を、異なる量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行した結果を取得し、
取得した前記第2問題を解く前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の手法のうち、前記第1問題を解く量子回路に適用するいずれかの手法を選択し、
前記アルゴリズムに従って複数の第1量子ビットに演算を行うことにより前記第1問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第1問題を解いた結果を取得する、
処理をコンピュータが実行し、
前記複数の手法は、前記問題を解く量子回路に、前記ゲートを挿入した前後で、前記問題を解く量子回路における量子ビットの並び方の差分が小さくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第1手法と、前記問題を解く量子回路に、前記ゲートを挿入する回数が少なくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第2手法とを含む、ことを特徴とする情報処理方法。
【請求項5】
問題を解く量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、前記問題を解く際にかかるコストを低減するよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える複数の手法のそれぞれの手法について、第1問題と同一のアルゴリズムに従って前記第1問題より規模が小さい第2問題を解く、前記手法を適用した量子回路を、異なる量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行した結果を取得し、
取得した前記第2問題を解く前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の手法のうち、前記第1問題を解く量子回路に適用するいずれかの手法を選択し、
前記アルゴリズムに従って複数の第1量子ビットに演算を行うことにより前記第1問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第1問題を解いた結果を取得する、
制御部を有し、
前記複数の手法は、前記問題を解く量子回路に、前記ゲートを挿入した前後で、前記問題を解く量子回路における量子ビットの並び方の差分が小さくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第1手法と、前記問題を解く量子回路に、前記ゲートを挿入する回数が少なくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第2手法とを含む、ことを特徴とする情報処理装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、情報処理プログラム、情報処理方法、および情報処理装置に関する。
続きを表示(約 2,200 文字)
【背景技術】
【0002】
従来、複数の量子ビットのそれぞれの量子ビットが表す量子状態を表現するベクトルを決定グラフ(Decision Diagram)で表現する量子シミュレータが存在する。この量子シミュレータでは、複数の量子ビットを並べる順序次第で、複数の量子ビットに対して演算を行う量子回路を実行する際にかかる処理時間が変化するという性質がある。従って、量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、量子回路を実行する際にかかる処理時間を低減することが望まれる。また、この量子シミュレータを、複数の演算装置の並列処理によって実現する手法がある。
【0003】
これに対し、先行技術としては、例えば、制御量子ビットであり得る第1量子ビットを第2量子ビットと並べ替え得る並列化コンポーネントと、並列化コンポーネントによる並べ替えの間に制御NOTゲートをシミュレートし得る複製コンポーネントとを実行するものがある。また、例えば、量子回路のすべてのゲートがローカルになるようにSWAPゲートを挿入する技術がある。また、例えば、量子コンピューティングシステムの忠実度を推定する技術がある。また、例えば、第1量子回路を、標準トラップイオンゲートセットを含む第2量子回路に変換する技術がある。また、例えば、拡張Clifford群の性質を特別な場合に限定し、2n次元複素ベクトル空間上で近似する技術がある。
【先行技術文献】
【特許文献】
【0004】
特表2022-510138号公報
米国特許出願公開第2020/0242295号明細書
米国特許出願公開第2022/0374750号明細書
特表2023-543703号公報
特開2012-063838号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、従来技術では、量子回路を実行する際にかかる処理時間の増大化を招くことがある。例えば、量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行される量子回路に、異なる量子ビットを入れ替えるゲートをどのように挿入すればよいのかを判断することができず、量子回路を実行する際にかかる処理時間が増大する。
【0006】
1つの側面では、本発明は、量子回路を実行する際にかかる処理時間の低減化を図ることを目的とする。
【課題を解決するための手段】
【0007】
1つの実施態様によれば、問題を解く量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、前記問題を解く際にかかるコストを低減するよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える複数の手法であって、前記問題を解く量子回路に、前記ゲートを挿入した前後で、前記問題を解く量子回路における量子ビットの並び方の差分が小さくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第1手法と、前記問題を解く量子回路に、前記ゲートを挿入する回数が少なくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第2手法とを含む前記複数の手法のそれぞれの手法について、第1問題と同一のアルゴリズムに従って前記第1問題より規模が小さい第2問題を解く、前記手法を適用した量子回路を、異なる量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行した結果を取得し、取得した前記第2問題を解く前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の手法のうち、前記第1問題を解く量子回路に適用するいずれかの手法を選択し、前記アルゴリズムに従って複数の第1量子ビットに演算を行うことにより前記第1問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第1問題を解いた結果を取得する情報処理プログラム、情報処理方法、および情報処理装置が提案される。
【発明の効果】
【0008】
一態様によれば、量子回路を実行する際にかかる処理時間の低減化を図ることが可能になる。
【図面の簡単な説明】
【0009】
図1は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。
図2は、情報処理システム200の一例を示す説明図である。
図3は、情報処理装置100のハードウェア構成例を示すブロック図である。
図4は、情報処理装置100の機能的構成例を示すブロック図である。
図5は、DD型シミュレータの一例を示す説明図である。
図6は、情報処理装置100の動作例を示す説明図である。
図7は、全体処理手順の一例を示すフローチャート(その1)である。
図8は、全体処理手順の一例を示すフローチャート(その2)である。
図9は、第1挿入処理手順の一例を示すフローチャートである。
図10は、第2挿入処理手順の一例を示すフローチャートである。
【発明を実施するための形態】
【0010】
以下に、図面を参照して、本発明にかかる情報処理プログラム、情報処理方法、および情報処理装置の実施の形態を詳細に説明する。
(【0011】以降は省略されています)
この特許をJ-PlatPat(特許庁公式サイト)で参照する
関連特許
富士通株式会社
半導体装置
23日前
富士通株式会社
周波数変換器
1か月前
富士通株式会社
行列演算回路
1か月前
富士通株式会社
半導体デバイス
23日前
富士通株式会社
画像処理モデル
11日前
富士通株式会社
メッシュ微細化
24日前
富士通株式会社
演算器及び演算方法
24日前
富士通株式会社
冷却装置及び電子機器
1か月前
富士通株式会社
ポイントクラウド分類
18日前
富士通株式会社
アレイアンテナモジュール
25日前
富士通株式会社
電子機器筐体及び電子機器
22日前
富士通株式会社
光送信器及び光トランシーバ
22日前
富士通株式会社
通信制御装置及び移動中継装置
1か月前
富士通株式会社
基板及びこれを備えた電子装置
25日前
富士通株式会社
演算処理装置及び演算処理方法
1か月前
富士通株式会社
演算処理装置及び情報処理装置
5日前
富士通株式会社
テキスト案内される画像エディタ
18日前
富士通株式会社
波長変換装置および波長変換方法
8日前
富士通株式会社
動的多次元メディアコンテンツ投影
1か月前
富士通株式会社
メモリ管理装置及びメモリ管理方法
17日前
富士通株式会社
ラックマウント装置及びラック装置
8日前
富士通株式会社
異常予測方法および異常予測プログラム
1か月前
富士通株式会社
管理装置、管理方法、および管理プログラム
1か月前
富士通株式会社
交通シミュレーションのための方法および装置
1か月前
富士通株式会社
生成プログラム、生成方法および情報処理装置
16日前
富士通株式会社
検出プログラム、検出方法および情報処理装置
8日前
富士通株式会社
プログラム、情報処理方法および情報処理装置
29日前
富士通株式会社
プログラム、データ処理装置及びデータ処理方法
23日前
富士通株式会社
キャッシュ装置およびキャッシュ装置の制御方法
23日前
富士通株式会社
制御プログラム、制御方法、および情報処理装置
1か月前
富士通株式会社
半導体装置、半導体装置の製造方法及び電子装置
3日前
富士通株式会社
ターゲット追跡のための方法、装置及び記憶媒体
5日前
富士通株式会社
出張情報受付方法および出張情報受付プログラム
22日前
富士通株式会社
探索プログラム、探索方法、および情報処理装置
22日前
富士通株式会社
並列コンピューティング・カテゴリー分けプロセス
18日前
富士通株式会社
データ処理装置、データ処理方法およびプログラム
2日前
続きを見る
他の特許を見る