特許ウォッチ

公開番号2025150720
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024051757
出願日2024-03-27
発明の名称情報処理プログラム、情報処理方法、および情報処理装置
出願人富士通株式会社
代理人個人
主分類G06N 10/20 20220101AFI20251002BHJP(計算;計数)
要約【課題】量子回路を実行する際にかかる処理時間の低減化を図ること。
【解決手段】情報処理装置100は、複数の手法103のそれぞれの手法について、複数の第2量子ビットに演算を行うことにより第2問題を解く、当該手法を適用した量子回路108を、DD型量子シミュレータ106で実行した結果を取得する。情報処理装置100は、取得した、それぞれの手法を適用した量子回路108を、DD型量子シミュレータ106で実行した結果に基づいて、複数の手法103のうち、第1問題を解く量子回路101に適用するいずれかの手法を選択する。情報処理装置100は、複数の第1量子ビットに演算を行うことにより第1問題を解く、選択したいずれかの手法を適用した量子回路109を生成する。情報処理装置100は、生成した量子回路109を、DD型量子シミュレータ106で実行することにより、第1問題を解いた結果を取得する。
【選択図】図1
特許請求の範囲【請求項１】
問題を解く量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、前記問題を解く際にかかるコストを低減するよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える複数の手法のそれぞれの手法について、第１問題と同一のアルゴリズムに従って前記第１問題より規模が小さい第２問題を解く、前記手法を適用した量子回路を、異なる量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行した結果を取得し、
取得した前記第２問題を解く前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の手法のうち、前記第１問題を解く量子回路に適用するいずれかの手法を選択し、
前記アルゴリズムに従って複数の第１量子ビットに演算を行うことにより前記第１問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第１問題を解いた結果を取得する、
処理をコンピュータに実行させ、
前記複数の手法は、前記問題を解く量子回路に、前記ゲートを挿入した前後で、前記問題を解く量子回路における量子ビットの並び方の差分が小さくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第１手法と、前記問題を解く量子回路に、前記ゲートを挿入する回数が少なくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第２手法とを含む、ことを特徴とする情報処理プログラム。
続きを表示（約 2,000 文字）【請求項２】
量子ビットを並べる順序の複数の種類のそれぞれの種類について、前記アルゴリズムに従って前記種類の順序である複数の第２量子ビットに演算を行うことにより前記第２問題を解く量子回路を、前記量子シミュレータで実行した結果を取得し、
取得した前記それぞれの種類の順序である前記複数の第２量子ビットに演算を行うことにより前記第２問題を解く量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の種類のうち、前記第１問題を解く量子回路に適用するいずれかの種類を選択する、
処理を前記コンピュータに実行させ、
前記第２問題を解く、前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果を取得する処理は、
前記それぞれの手法について、選択した前記いずれかの種類の順序である前記複数の第２量子ビットに演算を行うことにより前記第２問題を解く、前記手法を適用した量子回路を、前記量子シミュレータで実行した結果を取得し、
前記第１問題を解いた結果を取得する処理は、
選択した前記いずれかの種類の順序である前記複数の第１量子ビットに演算を行うことにより前記第１問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第１問題を解いた結果を取得する、ことを特徴とする請求項１に記載の情報処理プログラム。
【請求項３】
前記量子シミュレータは、通信可能に接続された複数の演算装置の並列処理によって実現される、ことを特徴とする請求項１または２に記載の情報処理プログラム。
【請求項４】
問題を解く量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、前記問題を解く際にかかるコストを低減するよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える複数の手法のそれぞれの手法について、第１問題と同一のアルゴリズムに従って前記第１問題より規模が小さい第２問題を解く、前記手法を適用した量子回路を、異なる量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行した結果を取得し、
取得した前記第２問題を解く前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の手法のうち、前記第１問題を解く量子回路に適用するいずれかの手法を選択し、
前記アルゴリズムに従って複数の第１量子ビットに演算を行うことにより前記第１問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第１問題を解いた結果を取得する、
処理をコンピュータが実行し、
前記複数の手法は、前記問題を解く量子回路に、前記ゲートを挿入した前後で、前記問題を解く量子回路における量子ビットの並び方の差分が小さくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第１手法と、前記問題を解く量子回路に、前記ゲートを挿入する回数が少なくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第２手法とを含む、ことを特徴とする情報処理方法。
【請求項５】
問題を解く量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、前記問題を解く際にかかるコストを低減するよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える複数の手法のそれぞれの手法について、第１問題と同一のアルゴリズムに従って前記第１問題より規模が小さい第２問題を解く、前記手法を適用した量子回路を、異なる量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行した結果を取得し、
取得した前記第２問題を解く前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の手法のうち、前記第１問題を解く量子回路に適用するいずれかの手法を選択し、
前記アルゴリズムに従って複数の第１量子ビットに演算を行うことにより前記第１問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第１問題を解いた結果を取得する、
制御部を有し、
前記複数の手法は、前記問題を解く量子回路に、前記ゲートを挿入した前後で、前記問題を解く量子回路における量子ビットの並び方の差分が小さくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第１手法と、前記問題を解く量子回路に、前記ゲートを挿入する回数が少なくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第２手法とを含む、ことを特徴とする情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理プログラム、情報処理方法、および情報処理装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
従来、複数の量子ビットのそれぞれの量子ビットが表す量子状態を表現するベクトルを決定グラフ（ＤｅｃｉｓｉｏｎＤｉａｇｒａｍ）で表現する量子シミュレータが存在する。この量子シミュレータでは、複数の量子ビットを並べる順序次第で、複数の量子ビットに対して演算を行う量子回路を実行する際にかかる処理時間が変化するという性質がある。従って、量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、量子回路を実行する際にかかる処理時間を低減することが望まれる。また、この量子シミュレータを、複数の演算装置の並列処理によって実現する手法がある。
【０００３】
これに対し、先行技術としては、例えば、制御量子ビットであり得る第１量子ビットを第２量子ビットと並べ替え得る並列化コンポーネントと、並列化コンポーネントによる並べ替えの間に制御ＮＯＴゲートをシミュレートし得る複製コンポーネントとを実行するものがある。また、例えば、量子回路のすべてのゲートがローカルになるようにＳＷＡＰゲートを挿入する技術がある。また、例えば、量子コンピューティングシステムの忠実度を推定する技術がある。また、例えば、第１量子回路を、標準トラップイオンゲートセットを含む第２量子回路に変換する技術がある。また、例えば、拡張Ｃｌｉｆｆｏｒｄ群の性質を特別な場合に限定し、２ｎ次元複素ベクトル空間上で近似する技術がある。
【先行技術文献】
【特許文献】
【０００４】
特表２０２２－５１０１３８号公報
米国特許出願公開第２０２０／０２４２２９５号明細書
米国特許出願公開第２０２２／０３７４７５０号明細書
特表２０２３－５４３７０３号公報
特開２０１２－０６３８３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術では、量子回路を実行する際にかかる処理時間の増大化を招くことがある。例えば、量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行される量子回路に、異なる量子ビットを入れ替えるゲートをどのように挿入すればよいのかを判断することができず、量子回路を実行する際にかかる処理時間が増大する。
【０００６】
１つの側面では、本発明は、量子回路を実行する際にかかる処理時間の低減化を図ることを目的とする。
【課題を解決するための手段】
【０００７】
１つの実施態様によれば、問題を解く量子回路に、異なる量子ビットを入れ替えるゲートを挿入することにより、前記問題を解く際にかかるコストを低減するよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える複数の手法であって、前記問題を解く量子回路に、前記ゲートを挿入した前後で、前記問題を解く量子回路における量子ビットの並び方の差分が小さくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第１手法と、前記問題を解く量子回路に、前記ゲートを挿入する回数が少なくなるよう、ローカルな量子ビットとグローバルな量子ビットとを入れ替える第２手法とを含む前記複数の手法のそれぞれの手法について、第１問題と同一のアルゴリズムに従って前記第１問題より規模が小さい第２問題を解く、前記手法を適用した量子回路を、異なる量子状態の組み合わせを決定グラフで表現する量子シミュレータで実行した結果を取得し、取得した前記第２問題を解く前記それぞれの手法を適用した量子回路を、前記量子シミュレータで実行した結果に基づいて、前記複数の手法のうち、前記第１問題を解く量子回路に適用するいずれかの手法を選択し、前記アルゴリズムに従って複数の第１量子ビットに演算を行うことにより前記第１問題を解く、選択した前記いずれかの手法を適用した量子回路を、前記量子シミュレータで実行することにより、前記第１問題を解いた結果を取得する情報処理プログラム、情報処理方法、および情報処理装置が提案される。
【発明の効果】
【０００８】
一態様によれば、量子回路を実行する際にかかる処理時間の低減化を図ることが可能になる。
【図面の簡単な説明】
【０００９】
図１は、実施の形態にかかる情報処理方法の一実施例を示す説明図である。
図２は、情報処理システム２００の一例を示す説明図である。
図３は、情報処理装置１００のハードウェア構成例を示すブロック図である。
図４は、情報処理装置１００の機能的構成例を示すブロック図である。
図５は、ＤＤ型シミュレータの一例を示す説明図である。
図６は、情報処理装置１００の動作例を示す説明図である。
図７は、全体処理手順の一例を示すフローチャート（その１）である。
図８は、全体処理手順の一例を示すフローチャート（その２）である。
図９は、第１挿入処理手順の一例を示すフローチャートである。
図１０は、第２挿入処理手順の一例を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下に、図面を参照して、本発明にかかる情報処理プログラム、情報処理方法、および情報処理装置の実施の形態を詳細に説明する。
（【００１１】以降は省略されています）

関連特許