特許ウォッチ

公開番号2025150383
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024051229
出願日2024-03-27
発明の名称積層セラミック電子部品
出願人株式会社村田製作所
代理人個人,個人
主分類H01G 4/30 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】積層体にクラックが発生することを抑制し、かつ耐湿性を向上させることが可能な積層セラミック電子部品を提供すること。
【解決手段】端面側下地電極層501は、空隙率の高い下層下地電極層51と、下層下地電極層51よりも外表面側に配置されている、下層下地電極層51よりも空隙率の低い上層下地電極層52と、を有し、上層下地電極層52の外表面側プロファイルライン511をフィッティングによりスムージングされた第1基準ライン511Aの長さLA1に対する、上層下地電極層52の外表面側プロファイルライン511に沿った長さLA2の比率LA2/LA1である第1の凹凸度合いは、端面LSを直線でフィッティングした第2基準ラインの長さLB1に対する、下層下地電極層51の積層体側プロファイルライン510に沿った長さLBの比率LB2/LB1である第2の凹凸度合いよりも小さい。
【選択図】図5
特許請求の範囲【請求項１】
積層された複数のセラミック層および複数の内部導体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
前記第１の端面上に配置された第１の外部電極と、
前記第２の端面上に配置された第２の外部電極と、
を有する積層セラミック電子部品であって、
前記第１の外部電極は、
前記第１の端面上に配置されている第１の端面側外部電極を有し、
前記第２の外部電極は、
前記第２の端面上に配置されている第２の端面側外部電極を有し、
前記第１の端面側外部電極および前記第２の端面側外部電極は、端面側下地電極層と、前記端面側下地電極層よりも外表面側に配置されている端面側めっき層と、を有し、
前記端面側下地電極層は、前記積層体側に配置されている、空隙率の高い下層下地電極層と、前記下層下地電極層よりも前記外表面側に配置されている、前記下層下地電極層の空隙率よりも空隙率の低い上層下地電極層と、を有し、
長さ方向および高さ方向に平行な面での断面において、
前記上層下地電極層の外表面側プロファイルラインをフィッティングすることによりスムージングされた第１基準ラインの長さに対する、前記上層下地電極層の外表面側プロファイルラインに沿って測定した長さの比率である第１の凹凸度合いは、前記積層体の端面を直線でフィッティングした第２基準ラインの長さに対する、前記下層下地電極層の積層体側プロファイルラインに沿って測定した長さの比率である第２の凹凸度合いよりも小さい、積層セラミック電子部品。
続きを表示（約 310 文字）【請求項２】
前記第１の端面側外部電極および前記第２の端面側外部電極は、
前記上層下地電極層上に配置されている端面側導電性樹脂層をさらに有し、
前記端面側めっき層は前記端面側導電性樹脂層上に配置される、
請求項１に記載の積層セラミック電子部品。
【請求項３】
前記下層下地電極層の空隙率は２０％以上５０％以下であり、
前記上層下地電極層の空隙率は２０％未満である、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第２の凹凸度合いに対する、前記第１の凹凸度合いの比率は、０．７５以下である、請求項１または２に記載の積層セラミック電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
近年、積層セラミック電子部品としての積層セラミックコンデンサは、熱膨張によるたわみ応力等の過酷な環境下への耐久性が要求され、その対応として積層セラミックコンデンサの外部電極に熱硬化性導電樹脂ペーストを用いる技術が知られている。この種の技術を示すものとして特許文献１が挙げられる。特許文献１では、導電ペーストをディッピングして塗布し、それを焼き付けた電極層と、導電性のエポキシ系熱硬化性樹脂層と、ニッケルメッキ層と、スズ系層とが順次積層された層構成の外部電極を有する積層セラミックコンデンサが記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開平１１－１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の積層セラミックコンデンサであれば、樹脂層の犠牲破壊および変形による応力緩和によって、積層体にクラックが発生することを抑制可能である。このような樹脂層を有する積層セラミックコンデンサにおいても、さらなる応力緩和が求められることがある。また、耐湿性向上を求められることがある。
【０００５】
本発明は、積層体にクラックが発生することを抑制し、かつ耐湿性を向上させることが可能な積層セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層セラミック電子部品は、積層された複数のセラミック層および複数の内部導体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、前記第１の端面上に配置された第１の外部電極と、前記第２の端面上に配置された第２の外部電極と、を有する積層セラミック電子部品であって、前記第１の外部電極は、前記第１の端面上に配置されている第１の端面側外部電極を有し、前記第２の外部電極は、前記第２の端面上に配置されている第２の端面側外部電極を有し、前記第１の端面側外部電極および前記第２の端面側外部電極は、端面側下地電極層と、前記端面側下地電極層よりも外表面側に配置されている端面側めっき層と、を有し、前記端面側下地電極層は、前記積層体側に配置されている、空隙率の高い下層下地電極層と、前記下層下地電極層よりも前記外表面側に配置されている、前記下層下地電極層の空隙率よりも空隙率の低い上層下地電極層と、を有し、長さ方向および高さ方向に平行な面での断面において、前記上層下地電極層の外表面側プロファイルラインをフィッティングすることによりスムージングされた第１基準ラインの長さに対する、前記上層下地電極層の外表面側プロファイルラインに沿って測定した長さの比率である第１の凹凸度合いは、前記積層体の端面を直線でフィッティングした第２基準ラインの長さに対する、前記下層下地電極層の積層体側プロファイルラインに沿って測定した長さの比率である第２の凹凸度合いよりも小さい。
【発明の効果】
【０００７】
本発明によれば、積層体にクラックが発生することを抑制し、かつ耐湿性を向上させることが可能な積層セラミック電子部品を提供することができる。
【図面の簡単な説明】
【０００８】
本実施形態の積層セラミックコンデンサの外観斜視図である。
図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。
図２に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線に沿った断面図である。
図２に示す積層セラミックコンデンサのＩＶ－ＩＶ線に沿った断面図である。
図２に示す積層セラミックコンデンサのＶ部の拡大図であり、積層セラミックコンデンサの端面側下地電極層の空隙率と表面の凹凸度合いを説明するための模式図である。
２連構造の積層セラミックコンデンサの構成の一例を示す模式図である。
３連構造の積層セラミックコンデンサの構成の一例を示す模式図である。
４連構造の積層セラミックコンデンサの構成の一例を示す模式図である。
【発明を実施するための形態】
【０００９】
＜実施形態＞
以下、本開示の第１実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサ１について、図１～図４を用いて説明する。図１は、本実施形態の積層セラミックコンデンサ１の外観斜視図である。図２は、図１の積層セラミックコンデンサ１のＩＩ－ＩＩ線に沿った断面図である。図３は、図２の積層セラミックコンデンサ１のＩＩＩ－ＩＩＩ線に沿った断面図である。図４は、図２の積層セラミックコンデンサ１のＩＶ－ＩＶ線に沿った断面図である。
【００１０】
なお、図面は、発明の内容を説明するため、模式的に簡略化して描画している場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。例えば、図２、図３に記述される内部電極層の数は、説明の便宜上、１０層となっているが、これは、実際の内部電極層３０の数を示すものではない。なお、本発明において用いる、形状や幾何学的条件、および、それらの程度を特定する用語、例えば、「平行」、「直交」、「同一」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。
（【００１１】以降は省略されています）

関連特許