特許ウォッチ

公開番号2025118009
公報種別公開特許公報(A)
公開日2025-08-13
出願番号2024013054
出願日2024-01-31
発明の名称半導体光素子およびその製造方法
出願人住友電気工業株式会社
代理人個人
主分類G02F 1/025 20060101AFI20250805BHJP(光学)
要約【課題】アウトガスによるボイドの発生を抑制することが可能な半導体光素子およびその製造方法を提供する。
【解決手段】シリコン層を有する基板と、III-V族化合物半導体層を含む半導体素子とを有する半導体光素子の製造方法であって、前記シリコン層に、導波路、テラス、およびアウトガス対策構造が設けられ、前記アウトガス対策構造は、前記シリコン層の上面よりも窪んだ部分であり、前記製造方法は、前記半導体素子を前記導波路および前記アウトガス対策構造の上に配置し、前記シリコン層の前記上面に接触させる工程と、前記接触させる工程の後に熱処理を行うことで、前記半導体素子を前記基板に接合する工程と、を有する半導体光素子の製造方法。
【選択図】図2A

特許請求の範囲【請求項１】
シリコン層を有する基板と、ＩＩＩ－Ｖ族化合物半導体層を含む半導体素子とを有する半導体光素子の製造方法であって、
前記シリコン層に、導波路、テラス、およびアウトガス対策構造が設けられ、
前記アウトガス対策構造は、前記シリコン層の上面よりも窪んだ部分であり、
前記製造方法は、
前記半導体素子を前記導波路および前記アウトガス対策構造の上に配置し、前記シリコン層の前記上面に接触させる工程と、
前記接触させる工程の後に熱処理を行うことで、前記半導体素子を前記基板に接合する工程と、を有する半導体光素子の製造方法。
続きを表示（約 870 文字）【請求項２】
前記アウトガス対策構造は第１凹部を含み、
前記接触させる工程において、前記第１凹部は前記半導体素子の下に位置する請求項１に記載の半導体光素子の製造方法。
【請求項３】
前記第１凹部の平面形状はリング状である請求項２に記載の半導体光素子の製造方法。
【請求項４】
前記第１凹部の平面形状は曲線を含む請求項２または請求項３に記載の半導体光素子の製造方法。
【請求項５】
前記基板は、前記シリコン層とボックス層とを有し、
前記ボックス層は、前記シリコン層の前記上面とは反対の面に設けられ、
前記第１凹部の底面は前記シリコン層または前記ボックス層である請求項２または請求項３に記載の半導体光素子の製造方法。
【請求項６】
前記アウトガス対策構造は第２凹部を含み、
前記接触させる工程において、前記第２凹部の第１端部は前記半導体素子の下から前記半導体素子の外まで延伸する請求項１または請求項２に記載の半導体光素子の製造方法。
【請求項７】
前記第２凹部の少なくとも１つの端部は前記半導体素子の下に位置し、曲線形状を有する請求項６に記載の半導体光素子の製造方法。
【請求項８】
前記基板は、前記シリコン層とボックス層とを有し、
前記ボックス層は、前記シリコン層の前記上面とは反対の面に設けられ、
前記第２凹部の底面は前記シリコン層である請求項６に記載の半導体光素子の製造方法。
【請求項９】
シリコン層を有する基板と、
ＩＩＩ－Ｖ族化合物半導体層を含む半導体素子と、を具備し、
前記シリコン層に、導波路、テラス、およびアウトガス対策構造が設けられ、
前記アウトガス対策構造は、前記シリコン層の上面よりも窪んだ部分であり、
前記半導体素子は、前記シリコン層の前記上面であって、前記導波路および前記アウトガス対策構造の上に接合されている半導体光素子。

発明の詳細な説明【技術分野】
【０００１】
本開示は半導体光素子およびその製造方法に関するものである。
続きを表示（約 3,800 文字）【背景技術】
【０００２】
化合物半導体で形成され光学利得を有する半導体素子を、導波路を形成したＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板（シリコンフォトニクス）などの基板に接合する技術が知られている。半導体素子を基板に接触させた後、熱処理を行うことで、半導体素子を接合する。熱処理では温度が数百度程度となる。熱処理により水分などが気化し、アウトガスが発生する。アウトガスが接合界面において膨らみ、ボイドが発生することで、接合強度が低下する。ボイド内のアウトガスが膨張し、半導体素子が破裂することもある。アウトガスを界面から逃がすための構造をＳＯＩ基板に設ける技術が開発されている（例えば非特許文献１）。
【先行技術文献】
【非特許文献】
【０００３】
Ｄ．Ｌｉａｎｇ，Ｊ．Ｅ．Ｂｏｗｅｒｓ “Ｈｉｇｈｌｙｅｆｆｉｃｉｅｎｔｖｅｒｔｉｃａｌｏｕｔｇａｓｓｉｎｇｃｈａｎｎｅｌｓｆｏｒｌｏｗ－ｔｅｍｐｅｒａｔｕｒｅＩｎＰ－ｔｏ－ｓｉｌｉｃｏｎｄｉｒｅｃｔｗａｆｅｒｂｏｎｄｉｎｇｏｎｔｈｅｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒｓｕｂｓｔｒａｔｅ”，ＪｏｕｒｎａｌｏｆＶａｃｃｕｍＳｃｉｅｎｃｅ＆ＴｅｃｈｎｏｌｏｇｙＢ：ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓａｎｄＮａｎｏｍｅｔｅｒＳｔｒｕｃｔｕｒｅｓＰｒｏｃｅｓｓｉｎｇ，Ｍｅａｓｕｒｅｍｅｎｔ，ａｎｄＰｈｅｎｏｍｅｎａ２６，１５６０（２００８）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、接合より後の工程においてアウトガスが発生し、ボイドが形成される恐れがある。そこで、アウトガスによるボイドの発生を抑制することが可能な半導体光素子、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本開示に係る半導体光素子の製造方法は、シリコン層を有する基板と、ＩＩＩ－Ｖ族化合物半導体層を含む半導体素子とを有する半導体光素子の製造方法であって、前記シリコン層に、導波路、テラス、およびアウトガス対策構造が設けられ、前記アウトガス対策構造は、前記シリコン層の上面よりも窪んだ部分であり、前記製造方法は、前記半導体素子を前記導波路および前記アウトガス対策構造の上に配置し、前記シリコン層の前記上面に接触させる工程と、前記接触させる工程の後に熱処理を行うことで、前記半導体素子を前記基板に接合する工程と、を有する。
【発明の効果】
【０００６】
本開示によれば、アウトガスによるボイドの発生を抑制することが可能な半導体光素子およびその製造方法を提供することが可能である。
【図面の簡単な説明】
【０００７】
図１はシリコンウェハを例示する平面図である。
図２Ａは第１実施形態に係る半導体光素子を例示する平面図である。
図２Ｂは基板を例示する平面図である。
図３は半導体光素子を例示する断面図である。
図４Ａは凹部を拡大した図である。
図４Ｂは凹部を例示する断面図である。
図４Ｃは凹部を拡大した図である。
図５Ａは半導体光素子の製造方法を例示する平面図である。
図５Ｂは半導体光素子の製造方法を例示する断面図である。
図５Ｃは半導体光素子の製造方法を例示する断面図である。
図５Ｄは半導体光素子の製造方法を例示する断面図である。
図６Ａは半導体光素子の製造方法を例示する平面図である。
図６Ｂは半導体光素子の製造方法を例示する断面図である。
図７Ａは半導体光素子の製造方法を例示する平面図である。
図７Ｂは半導体光素子の製造方法を例示する断面図である。
図８Ａは半導体光素子の製造方法を例示する平面図である。
図８Ｂは半導体光素子の製造方法を例示する断面図である。
図９Ａは半導体光素子の製造方法を例示する平面図である。
図９Ｂは半導体光素子の製造方法を例示する断面図である。
図１０は第１変形例に係る半導体光素子の製造方法を例示する断面図である。
図１１Ａは第２変形例に係る凹部を例示する平面図である。
図１１Ｂは第２変形例に係る凹部を例示する平面図である。
図１１Ｃは第２変形例に係る凹部を例示する平面図である。
図１２は第２実施形態に係る基板を例示する平面図である。
図１３Ａは半導体光素子の製造方法を例示する平面図である。
図１３Ｂは半導体光素子の製造方法を例示する平面図である。
図１４Ａは第３実施形態に係る基板を例示する平面図である。
図１４Ｂは半導体光素子の製造方法を例示する平面図である。
【発明を実施するための形態】
【０００８】
[本開示の実施形態の説明]
最初に本開示の実施形態の内容を列記して説明する。
【０００９】
本開示の一形態は、（１）シリコン層を有する基板と、ＩＩＩ－Ｖ族化合物半導体層を含む半導体素子とを有する半導体光素子の製造方法であって、前記シリコン層に、導波路、テラス、およびアウトガス対策構造が設けられ、前記アウトガス対策構造は、前記シリコン層の上面よりも窪んだ部分であり、前記製造方法は、前記半導体素子を前記導波路および前記アウトガス対策構造の上に配置し、前記シリコン層の前記上面に接触させる工程と、前記接触させる工程の後に熱処理を行うことで、前記半導体素子を前記基板に接合する工程と、を有する半導体光素子の製造方法である。接合の工程においてアウトガスが発生する。アウトガスがアウトガス対策構造に入り込む。アウトガスによるボイドの発生を抑制することができる。
（２）上記（１）において、前記アウトガス対策構造は第１凹部を含み、前記接触させる工程において、前記第１凹部は前記半導体素子の下に位置してもよい。アウトガスが第１凹部に閉じ込められるため、ボイドの発生を抑制することができる。
（３）上記（２）において、前記第１凹部の平面形状はリング状でもよい。アウトガスが第１凹部の内部において一か所に集中しにくい。第１凹部の内圧が上昇しにくいため、ボイドの発生を抑制することができる。
（４）上記（２）または（３）において、前記第１凹部の平面形状は曲線を含んでもよい。アウトガスが第１凹部の内部において一か所に集中しにくい。第１凹部の内圧が上昇しにくいため、ボイドの発生を抑制することができる。
（５）上記（２）から（４）のいずれかにおいて、前記基板は、前記シリコン層とボックス層とを有し、前記ボックス層は、前記シリコン層の前記上面とは反対の面に設けられ、前記第１凹部の底面は前記シリコン層または前記ボックス層でもよい。アウトガスが第１凹部に閉じ込められるため、ボイドの発生を抑制することができる。
（６）上記（１）から（５）のいずれかにおいて、前記アウトガス対策構造は第２凹部を含み、前記接触させる工程において、前記第２凹部の第１端部は前記半導体素子の下から前記半導体素子の外まで延伸してもよい。アウトガスが第２凹部を通り外に放出される。ボイドの発生を抑制することができる。
（７）上記（６）において、前記第２凹部の少なくとも１つの端部は前記半導体素子の下に位置し、曲線形状を有してもよい。アウトガスが第２凹部のうち一か所に集中しにくく、内圧が上昇しにくい。ボイドの発生を抑制することができる。
（８）上記（６）または（７）において、前記基板は、前記シリコン層とボックス層とを有し、前記ボックス層は、前記シリコン層の前記上面とは反対の面に設けられ、前記第２凹部の底面は前記シリコン層でもよい。ボックス層がシリコン層によって保護される。
（９）シリコン層を有する基板と、ＩＩＩ－Ｖ族化合物半導体層を含む半導体素子と、を具備し、前記シリコン層に、導波路、テラス、およびアウトガス対策構造が設けられ、前記アウトガス対策構造は、前記シリコン層の上面よりも窪んだ部分であり、前記半導体素子は、前記シリコン層の前記上面であって、前記導波路および前記アウトガス対策構造の上に接合されている半導体光素子である。接合の工程においてアウトガスが発生する。アウトガスがアウトガス対策構造に入り込む。アウトガスによるボイドの発生を抑制することができる。
【００１０】
［本開示の実施形態の詳細］
本開示の実施形態に係る半導体光素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（【００１１】以降は省略されています）

関連特許