特許ウォッチ

公開番号2025077637
公報種別公開特許公報(A)
公開日2025-05-19
出願番号2023189983
出願日2023-11-07
発明の名称半導体装置および半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 12/00 20250101AFI20250512BHJP()
要約【課題】リンギングを抑制しつつ容易に製造することができる半導体装置を提供する。
【解決手段】第1の導電型の第1のバッファ層5および第2のバッファ層6は、第1の導電型のドリフト層3よりも不純物濃度が高い。第1のバッファ層5はドリフト層3の中に設けられている。第2のバッファ層6は第2の主面SF2と第1のバッファ層5との間に設けられている。厚み方向において、第1のバッファ層5が不純物ピーク濃度を有する位置と第2のバッファ層6が不純物ピーク濃度を有する位置との間に離間距離DSが設けられている。第1のバッファ層5が厚み方向において不純物ピーク濃度を有する位置は、平面レイアウトにおいて分布部PDaおよび非分布部PDbを有している。非分布部PDbは離間距離DSよりも小さい実効幅WDを有している。実効幅WDは平面レイアウトの非分布部PDbにおける分布部PDaからの最遠距離の倍である。
【選択図】図3
特許請求の範囲【請求項１】
第１の主面と、厚み方向において前記第１の主面に対向する第２の主面とを有する半導体基板に設けられた第１の導電型のドリフト層と、
前記半導体基板の前記第１の主面と前記ドリフト層との間に設けられ、前記ドリフト層よりも不純物濃度が高い第２の導電型のベース層と、
前記ドリフト層の中に設けられ、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第１のバッファ層と、
前記半導体基板の前記第２の主面と前記第１のバッファ層との間に設けられ、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第２のバッファ層と、
を備え、
前記厚み方向において、前記第１のバッファ層が不純物ピーク濃度を有する位置と前記第２のバッファ層が不純物ピーク濃度を有する位置との間に離間距離が設けられており、
前記厚み方向に垂直な平面レイアウトにおいて前記第１のバッファ層が選択的に形成されることによって、前記第１のバッファ層が前記厚み方向において前記不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部および非分布部を有する分布面をなしており、前記非分布部は前記離間距離よりも小さい実効幅を有しており、前記実効幅は前記平面レイアウトの前記非分布部における前記分布部からの最遠距離の倍である、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１のバッファ層の前記不純物ピーク濃度は、１．０×１０
１６
／ｃｍ
３
以上である、請求項１に記載の半導体装置。
【請求項３】
前記第１のバッファ層の前記不純物ピーク濃度は、１．０×１０
１７
／ｃｍ
３
以上である、請求項１または２に記載の半導体装置。
【請求項４】
前記第１のバッファ層の前記不純物ピーク濃度の前記分布面において前記分布部が占める面積は５％以上である、請求項１または２に記載の半導体装置。
【請求項５】
前記第１のバッファ層の前記不純物ピーク濃度の前記分布面において前記分布部が占める面積は９０％以下である、請求項１または２に記載の半導体装置。
【請求項６】
前記第１のバッファ層と前記第２のバッファ層との間に、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第３のバッファ層をさらに備える、請求項１または２に記載の半導体装置。
【請求項７】
前記平面レイアウトにおいて前記第３のバッファ層が選択的に形成されることによって、前記第３のバッファ層が前記厚み方向において不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部および非分布部を有する分布面をなしており、
前記平面レイアウトにおいて、前記第３のバッファ層の前記分布部は前記第１のバッファ層の前記非分布部と重なりを有しており、かつ前記第３のバッファ層の前記非分布部は前記第１のバッファ層の前記分布部と重なりを有している、
請求項６に記載の半導体装置。
【請求項８】
前記平面レイアウトにおいて、前記第３のバッファ層の前記分布部の面積は、前記第１のバッファ層の前記分布部の面積よりも大きい、請求項７に記載の半導体装置。
【請求項９】
前記第１のバッファ層と前記第２の主面との間での前記ドリフト層の抵抗率は、前記第１のバッファ層と前記第１の主面との間の前記ドリフト層の抵抗率よりも高い、請求項１または２に記載の半導体装置。
【請求項１０】
前記第１の導電型はｎ型であり、かつ前記第２の導電型はｐ型であり、前記第１のバッファ層は水素誘起ドナーを有している、請求項１または２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関するものである。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
特開２０１８－１２５５３７号公報（特許文献１）によれば、半導体装置は、半導体基板の内部に配置されたｎ型のドリフト領域と、前記半導体基板の裏面側においてプロトンをドナーとして形成され、前記ドリフト領域よりもドナー濃度の高いｎ型のフィールドストップ領域と、を含む。前記フィールドストップ領域における深さ方向の前記ドナーの濃度分布は複数のピークを有している。前記複数のピークは、第１のピークと、前記第１のピークよりも前記半導体基板の裏面側において前記第１のピークよりも濃度の低い第２のピークと、を含む。フィールドストップ領域が有する複数のピークの例として、第１から第４のピークが図に示されている。また上記公報によれば、半導体基板の表面から見て５／７から半導体基板の裏面までの領域は、テール電流を小さくするためにはキャリアライフタイムが短い方がよいものの、キャリアライフタイムを短くしすぎると逆回復時に発振現象を引き起こす場合があるので、当該領域のキャリアライフタイムは、３／７から５／７までの領域よりも短く、半導体基板の表面から３／７までの領域よりも長くてよい。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１２５５３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記公報に記載の技術によると、発振現象（言い換えればリンギング）を十分に抑制するためには、半導体基板の深さ方向（言い換えれば厚み方向）におけるドナーの濃度分布の調整を、上記のように細かく行わなければならない。よって、厚み方向における濃度分布の調整が複雑化してしまう。これは半導体装置の製造コストの大きな増大につながりやすい。典型的には、厚み方向において、各々が最適な濃度を有する多数の不純物ピークを、プロトン注入によって形成する必要がある。これは、不純物を導入する工程の労力を大きく増大させてしまう。
【０００５】
本開示は以上のような課題を解決するためになされたものであり、その目的は、リンギングを抑制しつつ容易に製造することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、第１の主面と厚み方向において前記第１の主面に対向する第２の主面とを有する半導体基板に設けられた第１の導電型のドリフト層と、前記半導体基板の前記第１の主面と前記ドリフト層との間に設けられ、前記ドリフト層よりも不純物濃度が高い第２の導電型のベース層と、前記ドリフト層の中に設けられ、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第１のバッファ層と、前記半導体基板の前記第２の主面と前記第１のバッファ層との間に設けられ、前記ドリフト層よりも不純物濃度が高い前記第１の導電型の第２のバッファ層と、を備える。前記厚み方向において、前記第１のバッファ層が不純物ピーク濃度を有する位置と前記第２のバッファ層が不純物ピーク濃度を有する位置との間に離間距離が設けられている。前記厚み方向に垂直な平面レイアウトにおいて前記第１のバッファ層が選択的に形成されることによって、前記第１のバッファ層が前記厚み方向において前記不純物ピーク濃度を有する位置は、前記平面レイアウトにおいて分布部および非分布部を有する分布面をなしており、前記非分布部は前記離間距離よりも小さい実効幅を有しており、前記実効幅は前記平面レイアウトの前記非分布部における前記分布部からの最遠距離の倍である。
【発明の効果】
【０００７】
本開示によれば、リンギングを抑制しつつ、半導体装置を容易に製造することができる。
【０００８】
本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【０００９】
実施の形態１における半導体装置の構成を示す概略的な上面図である。
図１の領域ＩＩを半導体基板上の構成の図示を省略して示す概略的な部分上面図である。
図２の線ＩＩＩ－ＩＩＩに沿う概略的な部分断面図である。
図３の線ａ１－ａ１、線ａ２－ａ２および線ｂ－ｂのそれぞれに沿う概略的な濃度プロファイルを示すグラフ図である。
図３の第１のバッファ層の平面レイアウトを示す概略的な図である。
図５の第１のバッファ層の非分布部を通る空乏層の先端の延びを示す概略的な部分断面図である。
第１のバッファ層の不純物ピーク濃度を１×１０
１６
／ｃｍ
３
とし、かつ第１のバッファ層の非分布部の実効幅を１０μｍとしつつ、厚み方向における第１のバッファ層と第２のバッファ層との間の離間距離を５μｍ（実線）、１０μｍ（破線）、２０μｍ（一点鎖線）の各々とした場合の、ＩＧＢＴのターンオフにおけるコレクタ・エミッタ間電圧の時間変化についてのシミュレーション結果を示すグラフ図である。
第１のバッファ層の非分布部の実効幅を１０μｍとし、かつ厚み方向における第１のバッファ層と第２のバッファ層との間の離間距離を２０μｍとしつつ、第１のバッファ層の不純物ピーク濃度を１×１０
１５
／ｃｍ
３
（実線）、１×１０
１６
／ｃｍ
３
（破線）および１×１０
１７
／ｃｍ
３
（一点鎖線）の各々とした場合の、ＩＧＢＴのターンオフにおけるコレクタ・エミッタ間電圧の時間変化についてのシミュレーション結果を示すグラフ図である。
実施の形態１における半導体装置の製造方法の一工程を示す概略的な部分断面図である。
実施の形態２における第１のバッファ層の平面レイアウトを示す概略的な図である。
実施の形態３における第１のバッファ層の平面レイアウトを示す概略的な図である。
実施の形態４における第１のバッファ層の平面レイアウトを示す概略的な図である。
実施の形態５における半導体装置の構成を示す概略的な部分断面図である。
実施の形態６における半導体装置の構成を示す概略的な部分断面図である。
実施の形態７における半導体装置の構成を示す概略的な部分断面図である。
実施の形態７における半導体装置の製造方法の一工程を示す概略的な部分断面図である。
図１６の変形例を示す概略的な部分断面図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。本明細書において、ｎ型半導体の不純物濃度はドナー濃度であり、ｐ型半導体の不純物濃度はアクセプタ濃度である。また、文言「不純物濃度」は、活性化された不純物の濃度を意味する。これに対応して、文言「不純物ピーク濃度」は、活性化された不純物のピーク濃度を意味する。
（【００１１】以降は省略されています）

関連特許