特許ウォッチ

公開番号2025010879
公報種別公開特許公報(A)
公開日2025-01-23
出願番号2023113164
出願日2023-07-10
発明の名称情報処理装置及びデータ転送制御方法
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06F 9/34 20180101AFI20250116BHJP(計算;計数)
要約【課題】演算用データ取得のレイテンシを低減することで情報処理装置の性能を向上する。
【解決手段】
制御部7は、プログラムのソースコードの解析により得られる第1情報であって、演算部3からのデータ転送要求に基づき第1メモリ6から転送されるデータが、プログラムに含まれる複数の処理のうちの演算の実行時間に基づき特定される所定の処理の演算に用いられるデータであるか否か、を示す第1情報を取得する。制御部7は、第1メモリ6から第2メモリ4を経由して演算部3にデータを転送する第1転送制御と、第1メモリ6から第2メモリ4をバイパスして演算部3にデータを転送する第2転送制御とのうちのいずれかを、転送されるデータごとに第1情報に基づき実行する。
【選択図】図9
特許請求の範囲【請求項１】
複数の処理を含むプログラムの演算を実行する演算部と、
前記演算に用いられるデータを記憶する第１メモリと、
前記第１メモリと前記演算部との間に設けられた、前記第１メモリよりもデータ転送速度が高い第２メモリと、
前記演算部から取得するデータ転送要求に基づき、前記第１メモリから前記演算部へのデータの転送を制御する制御部と、を備え、
前記制御部は、
前記プログラムのソースコードの解析により得られる第１情報であって、前記データ転送要求に基づき前記第１メモリから転送される前記データが、前記複数の処理のうちの演算の実行時間に基づき特定される所定の処理の演算に用いられるデータであるか否か、を示す前記第１情報を取得し、
前記第１メモリから前記第２メモリを経由して前記演算部に前記データを転送する第１転送制御と、前記第１メモリから前記第２メモリをバイパスして前記演算部に前記データを転送する第２転送制御とのうちのいずれかを、転送されるデータごとに前記第１情報に基づき実行する、
情報処理装置。
続きを表示（約 1,100 文字）【請求項２】
前記制御部は、前記データ転送要求で指定された前記データに付加された前記第１情報を取得する、
請求項１に記載の情報処理装置。
【請求項３】
前記制御部は、
前記複数の処理のうちの前記所定の処理を示す第２情報を参照し、前記データ転送要求に基づき特定される処理が前記所定の処理である場合に、前記データ転送要求に基づき特定される複数の前記データの各々に、前記所定の処理の演算に用いられるデータであることを示す前記第１情報を付加し、
付加された前記第１情報に基づき、前記第１転送制御と前記第２転送制御とのうちのいずれかを実行する、
請求項１又は請求項２に記載の情報処理装置。
【請求項４】
前記第２情報は、前記複数の処理のうちの互いに並行して実行可能な２以上の処理の各々について、前記処理の演算において実行される命令の種類ごとに、命令数と実行レイテンシとを乗じた値を、前記命令の全ての種類に亘って総和して得られる総実行レイテンシに基づき設定されており、
前記制御部は、前記複数の処理のうち、前記総実行レイテンシが大きい上位所定数の前記所定の処理、又は、前記総実行レイテンシが所定値以上である１以上の前記所定の処理、に含まれる各命令に用いられる前記データに、前記第１情報を付加する、
請求項３に記載の情報処理装置。
【請求項５】
複数の処理を含むプログラムの演算を実行する演算部と、前記演算に用いられるデータを記憶する第１メモリと、前記第１メモリと前記演算部との間に設けられた、前記第１メモリよりもデータ転送速度が高い第２メモリと、前記演算部から出力されるデータ転送要求に基づき、前記第１メモリから前記演算部へのデータの転送を制御する制御部と、を備える情報処理装置におけるデータ転送制御方法であって、
前記制御部が、
前記プログラムのソースコードの解析により得られる第１情報であって、前記データ転送要求に基づき前記第１メモリから転送される前記データが、前記複数の処理のうちの演算の実行時間に基づき特定される所定の処理の演算に用いられるデータであるか否か、を示す前記第１情報を取得し、
前記第１メモリから前記第２メモリを経由して前記演算部に前記データを転送する第１転送制御と、前記第１メモリから前記第２メモリをバイパスして前記演算部に前記データを転送する第２転送制御とのうちのいずれかを、転送されるデータごとに前記第１情報に基づき実行する、
処理を実行する、データ転送制御方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理装置及びデータ転送制御方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
メモリ（例えば主記憶装置）又はキャッシュ等のメモリ部と、プロセッサコア等の演算器との間に、メモリ部よりもデータ転送速度が高いローカルメモリ（ＬＭ：Local Memory）を備える情報処理装置が知られている。演算器は、プログラム内の演算を行なう場合、当該演算に用いるデータをメモリ部からＬＭに転送（コピー）し、ＬＭに転送されたデータを用いて当該演算を実行する。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－１１７３８８号公報
特開２０１６－２０６７９６号公報
米国特許出願公開第２０１８／０２２５２１９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した情報処理装置では、ＬＭを備えない構成と比較して、演算器が演算に用いるデータの取得を開始してから、取得した当該データを用いて演算を実行するまでのレイテンシ（演算用データ取得のレイテンシ）が大きくなることがある。演算器が演算を実行するプログラムによっては、レイテンシが大きくなることで情報処理装置の性能が低下する可能性がある。
【０００５】
１つの側面では、本発明は、演算用データ取得のレイテンシを低減することで情報処理装置の性能を向上することを目的の１つとする。
【課題を解決するための手段】
【０００６】
１つの側面では、情報処理装置は、演算部と、第１メモリと、第２メモリと、制御部と、を備えてよい。演算部は、複数の処理を含むプログラムの演算を実行してよい。第１メモリは、前記演算に用いられるデータを記憶してよい。第２メモリは、前記第１メモリと前記演算部との間に設けられた、前記第１メモリよりもデータ転送速度が高いメモリであってよい。制御部は、前記演算部から取得するデータ転送要求に基づき、前記第１メモリから前記演算部へのデータの転送を制御してよい。また、制御部は、前記プログラムのソースコードの解析により得られる第１情報であって、前記データ転送要求に基づき前記第１メモリから転送される前記データが、前記複数の処理のうちの演算の実行時間に基づき特定される所定の処理の演算に用いられるデータであるか否か、を示す前記第１情報を取得してよい。さらに、制御部は、前記第１メモリから前記第２メモリを経由して前記演算部に前記データを転送する第１転送制御と、前記第１メモリから前記第２メモリをバイパスして前記演算部に前記データを転送する第２転送制御とのうちのいずれかを、転送されるデータごとに前記第１情報に基づき実行してよい。
【発明の効果】
【０００７】
１つの側面では、本発明は、演算用データ取得のレイテンシを低減することで情報処理装置の性能を向上できる。
【図面の簡単な説明】
【０００８】
一実施形態に係るサーバのハードウェア構成例を示すブロック図である。
サーバの演算機能部の構成例を示すブロック図である。
演算機能部におけるデータの転送経路の一例を示すための図である。
クリティカルパスの算出処理の一例を示すための図である。
転送されるデータの一例を示す図である。
サーバの演算機能部の構成例を示すブロック図である。
図６に示される制御部の第１構成例を示すブロック図である。
図６に示される制御部の第２構成例を示すブロック図である。
図６に示される演算処理部における処理の一例を説明するための図である。
図９においてデータ転送が第１経路を経由する場合の一例を説明するための図である。
図９においてデータ転送が第２経路を経由する場合の一例を説明するための図である。
データバスの飽和判定処理の一例を説明するための図である。
コンパイラによる解析処理の一例を示すフローチャートである。
サーバによるデータ転送処理の一例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形又は技術の適用を排除する意図はない。例えば、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。なお、以下の説明で用いる図面において、同一符号を付した部分は、特に断らない限り、同一若しくは同様の部分を表す。
【００１０】
〔Ａ〕一実施形態の構成例
図１は、一実施形態に係るサーバ１の機能を実現するコンピュータのハードウェア（ＨＷ）構成例を示すブロック図である。サーバ１は、情報処理装置の一例である。
（【００１１】以降は省略されています）

関連特許