特許ウォッチ

公開番号2025007354
公報種別公開特許公報(A)
公開日2025-01-17
出願番号2023108683
出願日2023-06-30
発明の名称光電変換装置及び該光電変換装置を有する光電変換システム
出願人キヤノン株式会社
代理人個人,個人,個人,個人,個人
主分類H04N 25/773 20230101AFI20250109BHJP(電気通信技術)
要約【課題】光電変換装置の感度調整を行い、入射光子数を適切に計数する。
【解決手段】光電変換装置であって、アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、前記光電変換素子の第1の端子を電源電圧に接続する第1の状態と、前記第1の端子と前記電源電圧との間を前記第1の状態よりも高抵抗にする第2の状態と、を制御する回路と、前記光電変換素子に接続されたカウンタ回路と、前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に接続され、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路を有することを特徴とする。
【選択図】図1
特許請求の範囲【請求項１】
アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、
前記光電変換素子の第１の端子を電源電圧に接続する第１の状態と、前記第１の端子と前記電源電圧との間を前記第１の状態よりも高抵抗にする第２の状態と、を制御する回路と、
前記光電変換素子に接続されたカウンタ回路と、
前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、
前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に接続され、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路を有することを特徴とする光電変換装置。
続きを表示（約 900 文字）【請求項２】
１回の待機状態中に、前記波形整形回路の出力信号を計数する第１の期間と、前記波形整形回路の出力信号を計数しないよう前記ゲーティング回路が制御された第２の期間と、を有することを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第２の状態は、前記第１の端子と前記電源電圧を接続させないことを特徴とする請求項１に記載の光電変換装置。
【請求項４】
パルス生成回路を有し、
前記パルス生成回路は前記ゲーティング回路が前記波形整形回路の出力信号を計数するか否かを制御するジャッジ信号を出力することを特徴とする請求項１に記載の光電変換装置。
【請求項５】
前記ゲーティング回路には、前記波形整形回路から出力された信号と前記ジャッジ信号とが入力されることを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記カウンタ回路の１回のカウント期間は、前記第２の状態の開始から、前記ジャッジ信号のパルスが前記ゲーティング回路に入力されるまでの期間であることを特徴とする請求項５に記載の光電変換装置。
【請求項７】
前記ゲーティング回路は、ＡＮＤ回路を含み、
前記ＡＮＤ回路に前記波形整形回路の出力信号と前記ジャッジ信号とが入力されることを特徴とする請求項５に記載の光電変換装置。
【請求項８】
前記カウンタ回路によるカウントの期間は前記ジャッジ信号のレベルがＨｉｇｈである期間、または前記ジャッジ信号のレベルがＬｏｗである期間によって規定されることを特徴とする請求項５に記載の光電変換装置。
【請求項９】
処理回路は、Ｄラッチを含み、
前記Ｄラッチに前記波形整形回路の出力信号と前記ジャッジ信号とが入力されることを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記光電変換素子の出力ノードに接続された第２のカウンタ回路を有することを特徴とする請求項１に記載の光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置及び該光電変換装置を有する光電変換システムに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
アバランシェ（電子なだれ）増倍を利用し、単一光子レベルの微弱光を検出可能な光電変換装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１２３８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１にはいわゆるクロックリチャージ駆動を行う光電変換装置が開示されている。特許文献１に記載の光電変換装置において、高照度下でのパイルアップを防ぐために各画素の感度を例えば低感度に調整する場合がある。この場合、光子の検出期間の短縮やクロック周波数を低下させると画質劣化の懸念がある。
【課題を解決するための手段】
【０００５】
本発明の一つの側面は、光電変換装置であって、アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、前記光電変換素子の第１の端子を電源電圧に接続する第１の状態と、前記第１の端子と前記電源電圧との間を前記第１の状態よりも高抵抗にする第２の状態と、を制御する回路と、前記光電変換素子に接続されたカウンタ回路と、前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に接続され、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路を有する。
【０００６】
本発明の別の側面は、光電変換装置であって、アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、前記光電変換素子の第１の端子と電源電圧との間に設けられた抵抗素子と、前記光電変換素子の出力ノードに接続されたカウンタ回路と、前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路と、を有し、１回の待機状態中に、前記波形整形回路の出力信号を計数する第１の期間と、前記波形整形回路の出力信号を計数しないよう前記ゲーティング回路が制御された第２の期間があり、前記波形整形回路の出力信号が計数された第１の期間の数をカウントする回路を有する。
【発明の効果】
【０００７】
本発明によれば、画像劣化を抑制しつつ、光電変換装置の感度調整を行うことができる。
【図面の簡単な説明】
【０００８】
第１の実施形態に係る光電変換装置の概略構成図である。
第１の実施形態に係る光電変換装置の回路図構成例である。
第１の実施形態に係る光電変換装置の動作シーケンス図である。
第２の実施形態に係る光電変換装置の回路図構成例である。
第２の実施形態に係る光電変換装置の動作シーケンス図である。
第３の実施形態に係る光電変換装置の回路図構成例である。
第３の実施形態に係る光電変換装置の動作シーケンス図である。
第４の実施形態に係る光電変換装置の光電変換装置の概略図である。
第４の実施形態に係る光電変換装置の回路図構成例である。
第４の実施形態に係る光電変換装置の動作シーケンス図である。
第５の実施形態に係る光電変換装置の光電変換装置の概略図である。
第５の実施形態に係る光電変換装置の回路図構成例である。
第５の実施形態に係る光電変換装置の動作シーケンス図である。
第６の実施形態にかかる光電変換システムの機能ブロック図である。
第７の実施形態にかかる光電変換システムの機能ブロック図である。
第８の実施形態にかかる光電変換システムの機能ブロック図である。
第９の実施形態にかかる光電変換システムの機能ブロック図である。
第１０の実施形態にかかる光電変換システムの機能ブロック図である。
第１１の実施形態にかかる光電変換システムの機能ブロック図である。
【発明を実施するための形態】
【０００９】
（第１実施形態）
第１実施形態に係る光電変換装置について図１から図３までを用いて説明する。図１は、光電変換装置の１画素当たりの概略構成図である。図２は、具体的な回路図構成例であり、図３は、図２の回路構成における動作シーケンス図である。
【００１０】
アバランシェフォトダイオード（ＡＰＤ）１０１は、光電変換により入射光に応じた電荷対を生成するフォトダイオードである。ＡＰＤ１０１のアノードには、電圧ＶＬ（第１電圧）が供給される。また、ＡＰＤ１０１のカソードには、アノードに供給される電圧ＶＬよりも高い電圧ＶＨ（第２電圧）が供給され、ＡＰＤ１０１にはアバランシェ増倍動作を生じさせるような逆バイアス電圧が印加される。このような電圧が供給されることで、ＡＰＤ１０１への入射光によって生じた電荷はアバランシェ増倍を起こし、アバランシェ電流が発生する。
（【００１１】以降は省略されています）

関連特許