特許ウォッチ

公開番号2024164506
公報種別公開特許公報(A)
公開日2024-11-27
出願番号2023080022
出願日2023-05-15
発明の名称炭化珪素半導体装置及びその製造方法
出願人富士電機株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20241120BHJP(基本的電気素子)
要約【課題】デバイス設計の自由度が低下するのが抑制されたSiC半導体装置を提供する。
【解決手段】
4H構造の炭化珪素を含む第1炭化珪素層14と、第1炭化珪素層の上面に積層され、且つ3C構造の炭化珪素を含む第2炭化珪素層15と、第1炭化珪素層に設けられた第1導電型のドリフト層2と、第1炭化珪素層において、ドリフト層の上面側に設けられた第2導電型のベース領域82a,82bと、下面がベース領域に接し且つ第1炭化珪素層に設けられたソース拡張領域61a,61b及び下面がソース拡張領域に接し且つ第2炭化珪素層に設けられたソースコンタクト領域62a,62bを有する第1導電型の主領域6a,6bと、主領域及びベース領域を貫通するトレンチ7aの内側に設けられたゲート絶縁膜7bと、トレンチの内側にゲート絶縁膜を介して埋め込まれたゲート電極7cと、ソースコンタクト領域に接して設けられた主電極(11,12)とを備える。
【選択図】図2
特許請求の範囲【請求項１】
４Ｈ構造の炭化珪素を含む第１炭化珪素層と、
前記第１炭化珪素層の上面に積層され、且つ３Ｃ構造の炭化珪素を含む第２炭化珪素層と、
前記第１炭化珪素層に設けられた第１導電型のドリフト層と、
前記第１炭化珪素層において、前記ドリフト層の上面側に設けられた第２導電型のベース領域と、
下面が前記ベース領域に接し且つ前記第１炭化珪素層に設けられたソース拡張領域及び下面が前記ソース拡張領域に接し且つ前記第２炭化珪素層に設けられたソースコンタクト領域を有する第１導電型の主領域と、
前記主領域及び前記ベース領域を貫通するトレンチの内側に設けられたゲート絶縁膜と、
前記トレンチの内側に前記ゲート絶縁膜を介して埋め込まれたゲート電極と、
前記ソースコンタクト領域に接して設けられた主電極と、
を備えた、炭化珪素半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記ゲート電極の前記ゲート絶縁膜に接する位置の上面は、前記第２炭化珪素層と前記第１炭化珪素層との境界面より深い位置にある、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ソース拡張領域と前記ソースコンタクト領域との間は、前記第１炭化珪素層と前記第２炭化珪素層との境界面により画されている、請求項１又は２に記載の炭化珪素半導体装置。
【請求項４】
前記ゲート電極の前記ゲート絶縁膜に接する位置の上面は、前記ソース拡張領域の下面より浅い位置にある、請求項１又は２に記載の炭化珪素半導体装置。
【請求項５】
前記第２炭化珪素層の厚みは、０．２μｍ以上、０．５μｍ以下である、請求項１又は２に記載の炭化珪素半導体装置。
【請求項６】
前記第２炭化珪素層に含まれる３Ｃ構造の炭化珪素の割合は、１０パーセント以上、１００パーセント以下である、請求項１又は２に記載の炭化珪素半導体装置。
【請求項７】
前記第２炭化珪素層に設けられた第２導電型のベースコンタクト領域を備え、
前記ベースコンタクト領域は、側面が前記主領域に接し、上面が前記主電極に接し、且つ、深さ方向に沿った寸法が前記ソースコンタクト領域と同じである、請求項１又は２に記載の炭化珪素半導体装置。
【請求項８】
活性部と、平面視で前記活性部の周囲を囲んで設けられた耐圧構造部とを備え、
前記第２炭化珪素層は、前記活性部と前記耐圧構造部とに亘って前記第１炭化珪素層の上面に積層され、
前記ベース領域、前記主領域、及び前記トレンチは、前記活性部に設けられている、請求項１又は２に記載の炭化珪素半導体装置。
【請求項９】
前記耐圧構造部において深さ方向に前記第２炭化珪素層と前記第１炭化珪素層とに亘って設けられ、且つ第２導電型の炭化珪素からなる電界緩和領域を備える、請求項８に記載の炭化珪素半導体装置。
【請求項１０】
４Ｈ構造の炭化珪素を含み且つ第１導電型のドリフト層を含む第１炭化珪素層を形成する工程と、
３Ｃ構造の炭化珪素を含む第２炭化珪素層を、前記第１炭化珪素層の上面に積層する工程と、
前記第１炭化珪素層において、前記ドリフト層の上面側に第２導電型のベース領域を形成する工程と、
前記第１炭化珪素層及び前記第２炭化珪素層に亘って、ソース拡張領域及びソースコンタクト領域の積層構造を有し且つ第１導電型の主領域を形成する工程と、
前記主領域及び前記主領域の下面側に位置する前記ベース領域を貫通するトレンチを形成する工程と、
前記トレンチの内側に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ソースコンタクト領域の上面に接するように主電極を形成する工程と、
を含み、
前記主領域を形成する工程において、前記第１炭化珪素層に前記ソース拡張領域を形成し、前記第２炭化珪素層に前記ソースコンタクト領域を形成する、
炭化珪素半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、炭化珪素（ＳｉＣ）を用いたＳｉＣ半導体装置及びその製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１には、六方晶単結晶の炭化珪素基板にリンをイオン注入することでアモルファス層を形成し、熱処理することでアモルファス層を立方晶単結晶のｎ型炭化珪素に再結晶化させ、ｎ型炭化珪素の上面にニッケルを蒸着することで電極を形成する半導体装置が開示されている。
【０００３】
特許文献２には、４Ｈ－ＳｉＣからなるｎ
＋
型ＳｉＣの第１主面上に形成させたｎ
－
型エピタキシャル成長層内において、ｎ
＋
型ソース領域と、ｎ
＋
型ソース領域内に形成されたｎ
＋
型３Ｃ－ＳｉＣ領域及びｐ
＋
型電位固定領域とを有し、ｎ
＋
型３Ｃ－ＳｉＣ領域及びｐ
＋
型電位固定領域と接してバリアメタル膜が形成され、バリアメタル膜上にソース配線用電極が形成される半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２００９－４９１９８号公報
国際公開第２０１７／０４２９６３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
３Ｃ－ＳｉＣ領域と４Ｈ－ＳｉＣ領域との境界が曖昧になると、デバイス設計の自由度が低下する可能性があった。
【０００６】
本開示は、上記課題を鑑み、デバイス設計の自由度が低下するのが抑制されたＳｉＣ半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本開示の一態様は、４Ｈ構造の炭化珪素を含む第１炭化珪素層と、第１炭化珪素層の上面に積層され、且つ３Ｃ構造の炭化珪素を含む第２炭化珪素層と、第１炭化珪素層に設けられた第１導電型のドリフト層と、第１炭化珪素層において、ドリフト層の上面側に設けられた第２導電型のベース領域と、下面がベース領域に接し且つ第１炭化珪素層に設けられたソース拡張領域及び下面がソース拡張領域に接し且つ第２炭化珪素層に設けられたソースコンタクト領域を有する第１導電型の主領域と、主領域及びベース領域を貫通するトレンチの内側に設けられたゲート絶縁膜と、トレンチの内側にゲート絶縁膜を介して埋め込まれたゲート電極と、ソースコンタクト領域に接して設けられた主電極と、を備えたＳｉＣ半導体装置であることを要旨とする。
【０００８】
上記目的を達成するために、本開示の他の態様は、４Ｈ構造の炭化珪素を含み且つ第１導電型のドリフト層を含む第１炭化珪素層を形成する工程と、３Ｃ構造の炭化珪素を含む第２炭化珪素層を、第１炭化珪素層の上面に積層する工程と、第１炭化珪素層において、ドリフト層の上面側に第２導電型のベース領域を形成する工程と、第１炭化珪素層及び第２炭化珪素層に亘って、ソース拡張領域及びソースコンタクト領域の積層構造を有し且つ第１導電型の主領域を形成する工程と、主領域及び主領域の下面側に位置するベース領域を貫通するトレンチを形成する工程と、トレンチの内側に、ゲート絶縁膜を介してゲート電極を形成する工程と、ソースコンタクト領域の上面に接するように主電極を形成する工程と、を含み、主領域を形成する工程において、第１炭化珪素層にソース拡張領域を形成し、第２炭化珪素層にソースコンタクト領域を形成する、ＳｉＣ半導体装置の製造方法であることを要旨とする。
【発明の効果】
【０００９】
本開示によれば、デバイス設計の自由度が低下するのが抑制されたＳｉＣ半導体装置及びその製造方法を提供できる。
【図面の簡単な説明】
【００１０】
第１実施形態に係るＳｉＣ半導体装置の一例を示す平面概略図である。
図１のＡ－Ａ切断線に沿って断面視した時の断面構成を示す縦断面図である。
図２中の領域Ｂを拡大した断面概略図である。
比較例に係るＳｉＣ半導体装置の断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図５に引き続く断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図６に引き続く断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図７に引き続く断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図８に引き続く断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図９に引き続く断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１０に引き続く断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１１に引き続く断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１２に引き続く断面概略図である。
第１実施形態に係るＳｉＣ半導体装置の製造方法の一例を説明するための図１３に引き続く断面概略図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許