特許ウォッチ

公開番号2024162317
公報種別公開特許公報(A)
公開日2024-11-21
出願番号2023077698
出願日2023-05-10
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20241114BHJP(基本的電気素子)
要約【課題】本開示は、短絡耐量を向上させることが可能な半導体装置を提供することを目的とする。
【解決手段】本開示による半導体装置は、絶縁基板と、絶縁基板上に設けられた第1回路パターン、第2回路パターン、第3回路パターン、および第4回路パターンと、第1回路パターン上に設けられた半導体チップおよび第1電極と、第2回路パターン上に設けられた第2電極と、第3回路パターン上に設けられた第3電極と、第4回路パターン上に設けられた第4電極とを備え、半導体チップに設けられたパットと第2回路パターンとは第1配線を介して接続され、半導体チップの表面と第3回路パターンとは第2配線を介して接続され、半導体チップの表面と第4回路パターンとは第3配線を介して接続され、第2配線および第3配線は半導体チップの表面を基準として同一方向かつ平行に設けられ、第1配線は第3配線とは逆方向に設けられている。
【選択図】図1
特許請求の範囲【請求項１】
絶縁基板と、
前記絶縁基板上に設けられた第１回路パターン、第２回路パターン、第３回路パターン、および第４回路パターンと、
前記第１回路パターン上に設けられた半導体チップおよび第１電極と、
前記第２回路パターン上に設けられた第２電極と、
前記第３回路パターン上に設けられた第３電極と、
前記第４回路パターン上に設けられた第４電極と、
を備え、
前記半導体チップに設けられたパットと前記第２回路パターンとは、第１配線を介して接続され、
前記半導体チップの表面と前記第３回路パターンとは、第２配線を介して接続され、
前記半導体チップの表面と前記第４回路パターンとは、第３配線を介して接続され、
前記第２配線および前記第３配線は、前記半導体チップの表面を基準として同一方向かつ平行に設けられ、
前記第１配線は、前記第３配線とは逆方向に設けられている、半導体装置。
続きを表示（約 420 文字）【請求項２】
前記第４回路パターンは、前記第１回路パターンと前記第３回路パターンとの間に設けられ、
前記第３配線は、前記第２配線よりも短い、請求項１に記載の半導体装置。
【請求項３】
前記半導体チップは、スイッチング素子と還流素子とを別個に含み、
前記スイッチング素子の表面と前記還流素子の表面とを接続する第４配線は、前記第２配線および前記第３配線とは逆方向に設けられている、請求項１または２に記載の半導体装置。
【請求項４】
前記第２配線は、前記第３配線の上方を通過するように設けられている、請求項１または２に記載の半導体装置。
【請求項５】
前記第１電極は、コレクタ電極であり、
前記第２電極は、ゲート電極であり、
前記第３電極は、第１エミッタ電極であり、
前記第４電極は、第２エミッタ電極である、請求項１または２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、半導体装置のスイッチング動作時において、第１エミッタ配線からの相互誘導によって第２エミッタ配線に誘導起電力を発生させる技術が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１７／２０９１９１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、第１エミッタ配線からの相互誘導によって第２エミッタ配線だけでなくゲート配線にも誘導起電力が発生する。ゲート配線で発生する誘導起電力は、第２エミッタ配線で発生する誘導起電力を打ち消す方向にはたらく。従って、ゲート電圧の上昇を抑制する効果が減少し、半導体装置の短絡耐量が低下するという問題があった。
【０００５】
本開示は、このような問題を解決するためになされたものであり、短絡耐量を向上させることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本開示による半導体装置は、絶縁基板と、絶縁基板上に設けられた第１回路パターン、第２回路パターン、第３回路パターン、および第４回路パターンと、第１回路パターン上に設けられた半導体チップおよび第１電極と、第２回路パターン上に設けられた第２電極と、第３回路パターン上に設けられた第３電極と、第４回路パターン上に設けられた第４電極とを備え、半導体チップに設けられたパットと第２回路パターンとは、第１配線を介して接続され、半導体チップの表面と第３回路パターンとは、第２配線を介して接続され、半導体チップの表面と第４回路パターンとは、第３配線を介して接続され、第２配線および第３配線は、半導体チップの表面を基準として同一方向かつ平行に設けられ、第１配線は、第３配線とは逆方向に設けられている。
【発明の効果】
【０００７】
本開示によれば、短絡耐量を向上させることが可能となる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置の構成の一例を示す上面図である。
図１に示す半導体装置の回路図である。
相互誘導によって生じる誘導起電力の方向を説明するための図である。
実施の形態３に係る半導体装置の構成の一例を示す上面図である。
図４に示す半導体装置の回路図である。
実施の形態４に係る半導体装置の構成の一例を示す側面図である。
図６に示す半導体装置の上面図である。
【発明を実施するための形態】
【０００９】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置の構成の一例を示す上面図である。
【００１０】
絶縁基板１の表面上には、コレクタパターン３（第１回路パターン）と、ゲートパターン６（第２回路パターン）と、第１エミッタパターン９（第３回路パターン）と、第２エミッタパターン１２（第４回路パターン）とが設けられている。第１エミッタパターン９および第２エミッタパターン１２は、コレクタパターン３を基準として同一方向に設けられている。ゲートパターン６は、コレクタパターン３を基準として、第２エミッタパターン１２とは反対側に設けられている。
（【００１１】以降は省略されています）

関連特許