特許ウォッチ

公開番号2024156487
公報種別公開特許公報(A)
公開日2024-11-06
出願番号2023070992
出願日2023-04-24
発明の名称圧電素子
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ,日清紡マイクロデバイス株式会社
代理人弁理士法人ゆうあい特許事務所
主分類H10N 30/87 20230101AFI20241029BHJP()
要約【課題】性能低下を抑制することができる圧電素子を提供する。
【解決手段】圧電素子は、支持体10と、支持体10に積層された第1電極膜51と、第1電極膜51に積層された圧電膜41と、圧電膜41に積層された第2電極膜52と、を備え、第1電極膜51、圧電膜41、第2電極膜52の積層方向に垂直な平面において、第2電極膜52の外縁は、第1電極膜51の外縁の外側にある。第2電極膜52の外縁を第1電極膜51の外縁の外側に形成することにより、リーク電流の発生に関与する領域が小さくなるため、tanδが改善され、性能低下を抑制することができる。
【選択図】図2
特許請求の範囲【請求項１】
圧電素子であって、
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の外側にある圧電素子。
続きを表示（約 1,300 文字）【請求項２】
前記第２電極膜の上部に配置された配線膜（６３）と、
前記第１電極膜と前記配線膜とを接続する貫通電極（６１ｂ、６２ｂ）と、を備え、
前記貫通電極は、前記第２電極膜および前記圧電膜を貫通して前記第１電極膜を露出させる孔部（６１ａ、６２ａ）の内部に配置されており、
前記孔部の前記第２電極膜における開口部の下部に位置する前記圧電膜が除去されている請求項１に記載の圧電素子。
【請求項３】
前記第２電極膜の外縁は、前記第１電極膜の外縁よりも０．２μｍ以上外側にある請求項１または２に記載の圧電素子。
【請求項４】
圧電素子であって、
支持体（１０）と、
前記支持体に積層された第１電極膜（５１、５２）と、
前記第１電極膜に積層された圧電膜（４１、４２）と、
前記圧電膜に積層された第２電極膜（５２、５３）と、を備え、
前記第１電極膜、前記圧電膜、前記第２電極膜の積層方向に垂直な平面において、前記第２電極膜の外縁は、前記第１電極膜の外縁の内側にあり、
前記圧電膜は、前記第１電極膜の上面および前記第２電極膜の側面を露出させるスリット（２０ｂ）によって区画されており、
前記スリットにおいて該側面の下部に位置する前記圧電膜が除去されている圧電素子。
【請求項５】
前記スリットの内部が絶縁膜（８１、８２）で埋め込まれている請求項４に記載の圧電素子。
【請求項６】
前記圧電膜と前記第２電極膜との間に配置された保護膜（９１、９２）を備える請求項１ないし５のいずれか１つに記載の圧電素子。
【請求項７】
前記保護膜は、窒化物または酸化物で構成されている請求項６に記載の圧電素子。
【請求項８】
前記支持体に積層された下層電極膜（５１）と、
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記下層電極膜で構成されており、
前記第２電極膜は前記中間電極膜で構成されている請求項１ないし７のいずれか１つに記載の圧電素子。
【請求項９】
前記支持体に積層された下層電極膜（５１）と、
前記下層電極膜に積層された下層圧電膜（４１）と、
前記下層圧電膜に積層された中間電極膜（５２）と、
前記中間電極膜に積層された上層圧電膜（４２）と、
前記上層圧電膜に積層された上層電極膜（５３）と、を備え、
前記第１電極膜は前記中間電極膜で構成されており、
前記第２電極膜は前記上層電極膜で構成されている請求項１ないし７のいずれか１つに記載の圧電素子。
【請求項１０】
前記圧電膜に印加される音圧を検出するマイクロフォンである請求項１ないし９のいずれか１つに記載の圧電素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、圧電素子に関するものである。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
マイクロフォン等に用いられる圧電素子は、基板と、基板上に積層された下層電極膜、下層圧電膜、中間電極膜、上層圧電膜、上層電極膜とを備えている。各電極膜は必要な機能に応じてパターニングされ、一部が除去されて開口部が形成されている。この開口部では、圧電膜の結晶方位に沿ってクラックが生じるおそれがある。
【０００３】
例えば特許文献１では、このクラックを抑制するために、各電極膜の開口部の面内位置をずらして配置している。すなわち、中間電極膜が除去された部分は、基板が下層電極膜で覆われた部分の上方に位置している。
【先行技術文献】
【特許文献】
【０００４】
米国特許第１０５６６５１７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
中間電極膜のパターニングの際には、中間電極膜の一部をエッチングで除去した後、通常、表面正常化のためにミリングやアッシングなどの処理を施す。このとき、中間電極膜が除去された部分の下部に下層電極膜があると、エッチングダメージが下層電極膜まで到達し、下層電極膜と中間電極膜との間に微量なリーク電流が流れるおそれがある。そして、この微量なリーク電流によりｔａｎδすなわち誘電損失が増加し、圧電素子の性能が低下するおそれがある。
【０００６】
なお、本発明者らの鋭意検討によれば、中間電極膜のエッチング後にミリングやアッシングを行わないことでｔａｎδの増加を抑制できることが確認されている。しかしながら、この方法でｔａｎδの増加を抑制するためには、製造装置の状態を常に一定にする必要があり、装置管理や先行確認等によって製造コストが増加する。また、エッチング後の表面状態によっては、ミリングやアッシングを行わないとリーク電流が抑制できずに圧電素子の性能が低下するおそれがある。
【０００７】
本発明は上記点に鑑みて、性能低下を抑制することができる圧電素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、圧電素子であって、支持体（１０）と、支持体に積層された第１電極膜（５１、５２）と、第１電極膜に積層された圧電膜（４１、４２）と、圧電膜に積層された第２電極膜（５２、５３）と、を備え、第１電極膜、圧電膜、第２電極膜の積層方向に垂直な平面において、第２電極膜の外縁は、第１電極膜の外縁の外側にある。
【０００９】
本発明者らの鋭意検討によれば、リーク電流の発生および誘電損失の増加に関与する領域は第２電極膜の外縁近傍に存在し、第２電極膜の外縁の下部に第１電極膜が存在する場合にリーク電流が発生すると推測される。第２電極膜の外縁を第１電極膜の外縁の外側に形成することにより、リーク電流の発生に関与する領域が小さくなるため、ｔａｎδが改善され、性能低下を抑制することができる。
【００１０】
また、請求項４に記載の発明では、圧電素子であって、支持体（１０）と、支持体に積層された第１電極膜（５１、５２）と、第１電極膜に積層された圧電膜（４１、４２）と、圧電膜に積層された第２電極膜（５２、５３）と、を備え、第１電極膜、圧電膜、第２電極膜の積層方向に垂直な平面において、第２電極膜の外縁は、第１電極膜の外縁の内側にあり、圧電膜は、第１電極膜の上面および第２電極膜の側面を露出させるスリット（２０ｂ）によって区画されており、スリットにおいて該側面の下部に位置する圧電膜が除去されている。
（【００１１】以降は省略されています）

関連特許